1 / 60

Christophe Pavageau Directeur de thèse : François Danneville (Professeur, USTL)

Utilisation des technologies CMOS SOI 130nm pour des applications en gamme de fréquences millimétriques. Christophe Pavageau Directeur de thèse : François Danneville (Professeur, USTL) Co-directrice de thèse : Laurence Picheta (Maître de conférences, USTL)

zelenia-phelps
Download Presentation

Christophe Pavageau Directeur de thèse : François Danneville (Professeur, USTL)

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Utilisation des technologies CMOS SOI 130nm pour des applications en gamme de fréquences millimétriques Christophe Pavageau Directeur de thèse : François Danneville (Professeur, USTL) Co-directrice de thèse : Laurence Picheta (Maître de conférences, USTL) Encadrants CEA : Jean Russat (Directeur de laboratoire), Nicolas Fel (Chercheur) 14 Décembre 2005

  2. Sommaire Introduction – Motivations 1. Démarche 2. Modèles actifs/passifs 3. Conception/réalisation d’amplificateurs distribués en TFMS avec et sans ALUCAP 4. Conception de LNA et de mélangeurs en TFMS avec ALUCAP 5. Perspectives : AD avec du coplanaire sur substrats HR Conclusion 14 Décembre 2005

  3. Introduction – Motivations Grille Source Drain • Isolation diélectrique complète du transistor Oxyde enterré (400 nm) Substrat de silicium (800 µm) Transistor MOSFET sur SOI Transistor MOSFET sur substrat bulk Coût réduit, Augmentation de la rapidité, Faible consommation Circuits numériques µproc. haute performance • La technologie SOI • A puissance consommée identique : Vitesse > 15 % • A vitesse identique : Puissance < 30 % • Avantages par rapport au bulk traditionnel : • Diminution des capacités de jonction • Densité d’intégration plus importante • Pas de Latch-up • Courants de fuite plus faibles • Réduction du couplage à travers le substrat entre blocs numériques / analogiques • Fonctionnement à des températures plus élevées • Immunité plus élevée aux radiations • … Substrat de silicium (800 µm) 14 Décembre 2005

  4. Introduction – Motivations Etat de l’art en fréquence Fmax des transistors CMOS (bulk et SOI) Fréquences de coupures Ft et Fmax très élevées ( > 100 GHz ) Circuits RF/Hyperfréquences • Montée en fréquence des filières CMOS (bulk et SOI) 14 Décembre 2005

  5. Introduction – Motivations Coût réduit, Augmentation de la rapidité, Faible consommation Circuits numériques µproc. haute performance Fréquences de coupures Ft et Fmax très élevées ( > 100 GHz ) Circuits RF/Hyper Réduction du couplage à travers le substrat Possibilité d’Intégration complète des blocs RF/Hyper + Numériques + Analogiques • CMOS SOI à l’échelle nanométrique 14 Décembre 2005

  6. Introduction – Motivations Microruban Coplanaire • Gamme d’impédances caractéristiques réduite • Pertes métalliques élevées • Pertes diélectriques élevées • Inconvénients des filières silicium pour les applications RF/Hyper • Substrats standards de faible résistivité : 10 – 20 W.cm • Couches diélectriques très minces ( 3 µm) Objectif : réalisation de passifs de bonne qualité avec des niveaux d’interconnexion optimisés pour le numérique 14 Décembre 2005

  7. Introduction – Motivations • Peu de publications de circuits CMOS au-delà de 10 GHz • Démarrage de l’industrialisation du CMOS SOI 130nm en Europe(projet européen de recherche technologique MEDEA+ T206) • Transistors : • Performances en fréquence élevées (Fmax > 100 GHz) • Méthodologie de modélisation RF adaptée au MOSFET au point pour le linéaire et en développement pour le non-linéaire • Lignes de transmission : • Peu de mesures disponibles • Les modèles analytiques non adaptés aux procédés technologiques Situation en 2002 : Objectif de la thèse : Etudier les aptitudes de la technologie SOI 130 nm (ST-Microelectronics) pour les applications hyperfréquences 14 Décembre 2005

  8. Sommaire Introduction – Motivations 1. Démarche 2. Modèles actifs/passifs 3. Conception/réalisation d’amplificateurs distribués en TFMS avec et sans ALUCAP 4. Conception de LNA et de mélangeurs en TFMS avec ALUCAP 5. Perspectives : AD avec du coplanaire sur substrats HR Conclusion 14 Décembre 2005

  9. Démarche • Modélisation • Passif • Actif (AC et grand signal) • Conception de MMIC • Amplificateur distribué • LNA • Mélangeur 90° 0° • Mesures • Analyse des performances ETAPES Conception de démonstrateurs (prototypes) de fonctions RF pour une chaîne d’émission /réception 14 Décembre 2005

  10. Sommaire Introduction – Motivations 1. Démarche 2.Modèles actifs/passifs 3. Conception/réalisation d’amplificateurs distribués en TFMS avec et sans ALUCAP 4. Conception de LNA et de mélangeurs en TFMS avec ALUCAP 5. Perspectives : AD avec du coplanaire sur substrats HR Conclusion 14 Décembre 2005

  11. Transistors MOSFET sur SOI • A substrat flottant •  Effet kink (et transistor bipolaire parasite) • A prises (le potentiel interne est contrôlé par les prises) • Pas d’effet de substrat flottant • Performances en fréquence plus faibles Limite de zone de déplétion Zone de l’effet kink prises externes Transistor flottant ! Zone interne flottante • Procédé : • Technologie CMOS SOI 130 nm partiellement désertée (ST-Microelectronics) Transistors (avec ou sans prises de substrat) 14 Décembre 2005

  12. Transistors MOSFET sur SOI • Flottant • A prises • Fmax[GHz] • 125 • 76 • Cgs[pF/mm] • 0.85 • 1.3 • Cgd/ Cgs • 0.57 • 0.38 • Rg[ ] • 3.2 • 7.2 W=30x2 µm • Transistor à prises : • Extension de la grille (Layout spécifique augmentant fortement Rg) • Prises augmentant la capacité d’overlap de Cgs  Performances en fréquence plus faibles • Pour les deux types : Effet Miller important  Utilisation de la paire cascode • Performances en fréquence 14 Décembre 2005

  13. Transistors MOSFET sur SOI Grille Cgd Rgd Drain Lg Rg Rd Ld Cpd Cgs Vgsi Cpg Gd Cds gm.e-j.Vgsi Ri Ls Composant intrinsèque Capacités d’ « overlap » et de « fringing » inclues Rs Source • Reposent sur l’extraction des paramètres du schéma équivalent : • Modélisation • 2 modèles disponibles : • Petit signal [IEMN] • Grand signal [IEMN,Siligaris:04] 14 Décembre 2005

  14. Modèle petit signal Extrait en régime de saturation Bruit inclus (NF50), Applications : amplificateurs, amplificateurs faible bruit Transistors MOSFET sur SOI • Modèle grand signal • Phénoménologique • Extrait sur une large gamme de tension Vgs [ 0 - 1,6 V ] et Vds [ 0 - 1,6 V ] • Bruit non inclus • Applications : amplificateurs, mélangeurs, oscillateurs eg i’d 14 Décembre 2005

  15. Transistors MOSFET sur SOI Expressions des capacités : dérivent de l’expression de la charge de grille (Principe de conservation de la charge) Vdi Rgd Cgd Ri Cds Ids=f(Vgisi,Vgidi) Vgi Cgs Vsi Expression de la source de courant :  continue & infiniment dérivable • Caractéristiques du modèle grand signal • Peu de paramètres : 40 • Loi d’échelle en fonction de W (largeur de grille) • Transistors flottants : prise en compte de l’effet kink • Équations valables pour les PMOS 14 Décembre 2005

  16. Transistors MOSFET sur SOI Procédures identiques Mesures de paramètres S à froid Éléments extrinsèques Mesures DC du courant Ids Mesures de paramètres S en saturation Mesures de paramètres S multipolarisation Optimisation « Épluchage » « Épluchage » Paramètres de la source de courant Éléments intrinsèques Éléments intrinsèques Optimisation Modèle petit signal en saturation Paramètres des capacités Cgs et Cgd Modèle grand signal • Extraction des paramètres des 2 modèles 14 Décembre 2005

  17. Transistors MOSFET sur SOI • Modèle petit signal • Mesures et simulations de paramètres S • MOSFET SOI-PD à prises 60x0,13 µm Vds = 1,2 V Ids entre 100 et 450 mA/mm Erreur sur les paramètres S : < 0,5% 14 Décembre 2005

  18. Transistors MOSFET sur SOI • Modèle grand signal • Mesures et simulations • MOSFET SOI-PD à prises 60x0,13 µm 14 Décembre 2005

  19. Sommaire Introduction – Motivations 1. Démarche 2. Modèles actifs/passifs 3. Conception/réalisation d’amplificateurs distribués en TFMS avec et sans ALUCAP 4. Conception de LNA et de mélangeurs en TFMS avec ALUCAP 5. Perspectives : AD avec du coplanaire sur substrats HR Conclusion 14 Décembre 2005

  20. Lignes de transmission Aluminium(h=880 nm) Cuivre (h=900 nm) h=5,7 µm Cuivre (h=350 nm) Cuivre (h=260 nm) STI + PMD (h=770 nm) BOX (h=400 nm) Substrat silicium • Structure des couches d’interconnexion (CMOS SOI 130 nm) • 6 couches de cuivre + 1 niveau optionnel d’aluminium • Substrat basse résistivité (10-20 W.cm) ou haute résistivité (>1 kW.cm en face arrière) • Substrat de faible résistivité comparé aux technologies MMIC III-V • Pas de plan de masse en face arrière • Couches diélectriques très minces Les structures de propagation classiques montrent des pertes élevées 14 Décembre 2005

  21. Lignes de transmission Al-7 Cu-6 Substrat Si Substrat basse résistivité  pertes diélectriques très importantes • Ligne coplanaire 14 Décembre 2005

  22. Lignes de transmission AVANTAGES • Caractéristiques électriques indépendantes de la résistivité du substrat :  utilisation possible de substrats de basse ou haute résistivité ALUCAP 0,25 dB Cu-6 Cu-6 h=3 mm h=3 mm Diélectrique Diélectrique MASSE = Cu1+VIA +Cu2 MASSE = Cu1+VIA +Cu2 Substrat Si Substrat Si INCONVENIENTS • Diélectrique très mince :  gamme d’impédance réduite (30–50 W) • Haute impédance (ruban étroit) :  pertes métalliques élevées • Ligne TFMS (avec « stack » Cu1+VIA+Cu2) 14 Décembre 2005

  23. Lignes de transmission • Mais quelques mesures de lignes disponibles… Solution : modélisation phénoménologique • Données technologiques :  Couches métalliques très fines : Quelle valeur pour sCu ?  Multitude de fines couches de diélectriques : Quelle valeur tand ? • Structure microruban particulière : • Modèles analytiques non adaptés • Modélisation de la TFMS • Points critiques : 14 Décembre 2005

  24. Lignes de transmission Schéma électrique équivalent Équations empiriques R,L,C,G = f(largeur,fréquence) Zc g=a+jb • Modélisation phénoménologique RLCG Mesures 14 Décembre 2005

  25. Lignes de transmission INCONVENIENT : • Équations spécifiques à une topologie de ligne AVANTAGES : • Modélisation phénoménologique RLCG • Pas besoin de connaître les paramètres technologiques • Techniques de mesures connues • Équations simples et faciles à développer :  optimisation dans ICCAP • Peu de mesures nécessaires :  3 lignes de largeur différente suffisent pour développer des lois d’échelles en W Simple, rapide à mettre en œuvre et précis Ce modèle a été utilisé pour la conception des AD, des LNA et des mélangeurs 14 Décembre 2005

  26. Lignes de transmission • Résultats avec le modèle phénoménologique Mesures et simulations des paramètres RLCG d’une ligne TFMS 50 W 14 Décembre 2005

  27. Lignes de transmission Résultats avec le modèle phénoménologique Mesures et simulations de Zc, a et er d’une ligne TFMS 50 W 14 Décembre 2005

  28. Sommaire Introduction – Motivations 1. Démarche 2. Modèles actifs/passifs 3. Conception/réalisation d’amplificateurs distribués en TFMS avec et sans ALUCAP 4. Conception de LNA et de mélangeurs en TFMS avec ALUCAP 5. Perspectives : AD avec du coplanaire sur substrats HR Conclusion 14 Décembre 2005

  29. Circuits – Amplificateurs distribués RTERM Ld/2 Ld Ld/2 SORTIE ENTREE Lg/2 Lg Lg/2 RTERM • Caractéristique : un gain constant sur une bande très large • Applications : instrumentation, radar, communications optiques et ULB • Principe : • Séparation des capacités des composants actifs • grâce à des lignes de transmission artificielles • Addition des transconductances Bande passante plus large que celle des amplificateurs à contre-réaction ou en cascade 14 Décembre 2005

  30. Circuits – Amplificateurs distribués Architecture de l’AD : • 4 étages, cascode • Technique de compensation des pertes [Deiblele:89] utilisée en III-V • Transistors: flottant et à prises • Lignes de transmission TFMS sans ALUCAP DC sortie Entrée Surface du circuit : 0,75 mm² État de l’art (début 2003) en CMOS Spécifications : • Bande passante : 20 GHz • Gain : 7 dB 14 Décembre 2005

  31. Circuits – Amplificateurs distribués Lcg Lsd G2 G2 D2 D2 S2 S2 = D1 D1 Résistance négative, G1 G1 Contrôlable grâce à 2 lignes additionnelles S1 S1 • Choix de l’architecture • MOSFET : effet Miller très important • Conséquence : ondulation dans la bande passante • Solution : paire cascode • Lignes de transmission en silicium : pertes élevées • Conséquence : le gain décroît en fin de bande • Solution : paire cascode + lignes additionnelles  Impédance de sortie vu du drain D2 : . La paire cascode + lignes additionnelles est incontournable ! 14 Décembre 2005

  32. Circuits – Amplificateurs distribués • Mesures en petit signal • (Amplificateur distribué en TFMS sans ALUCAP) Polarisation :Vdd=1.4 V PDC=70 mW Les pertes des lignes limitent le gain et la bande passante 14 Décembre 2005

  33. Circuits – Amplificateurs distribués • Origines de la chute du gain : • gm diminue de 30 % • atténuation des lignes augmente de 80 % • Mesures en températures (*) (*) Mesurés par M. Si Moussa (UCL) 14 Décembre 2005

  34. Circuits – Amplificateurs distribués • Rétrosimulation • Paramètres S : modèle grand signal • Bruit : modèle petit signal • (Vdd=2.4 V et PDC=135 mW) • Écart mesure/simulation : • S21 : écart max. < 1,5 dB • NF : écart max. < 0,3 dB 14 Décembre 2005

  35. Circuits – Amplificateurs distribués • Rétrosimulation en grand signal F=15GHz F=5GHz 14 Décembre 2005

  36. Circuits – Amplificateurs distribués Simulation du gain • Transistor • à prises • Lignes TFMS • Avec ALUCAP • (Simulation) • Sans ALUCAP • (Mesure) • BW [GHz] • 1-38 • 1-20 • Gain [dB] • 60,3 • 5.41.4 Fabrication en cours (MEDEA+ T206) • GBW [GHz] • 82 • 40 • Amplificateur distribué en TFMS avec ALUCAP Pertes de 0,75 dB/mm à 20 GHz :  réduction de 0,25 dB/mm par rapport à une TFMS sans ALUCAP 14 Décembre 2005

  37. Sommaire Introduction – Motivations 1. Démarche 2. Modèles actifs/passifs 3. Conception/réalisation d’amplificateurs distribués en TFMS avec et sans ALUCAP 4. Conception de LNA et de mélangeurs en TFMS avec ALUCAP 5. Perspectives : AD avec du coplanaire sur substrats HR Conclusion 14 Décembre 2005

  38. Circuits – LNA et Mélangeur à 23 GHz FRF= 23 GHz Mélangeur 90° 0° LNA OL • Objectifs de conception • Conception du LNA et du 1er mélangeur d’un récepteur hétérodyne • Fréquence : 23 GHz (WLAN) Composants : • Transistors à prises • Lignes TFMS avec ALUCAP 14 Décembre 2005

  39. Circuits – LNA à 23 GHz 90° 0° Formule de Friis : LNA Objectifs pour le LNA (1er circuit de la chaîne) : • Facteur de bruit faible • Gain élevé • Adaptation en entrée sur 50 W 14 Décembre 2005

  40. Circuits – LNA à 23 GHz État de l’art (2004) en CMOS bulk et SOI Constat sur les architectures : • à F = 5 GHz : consensus sur le choix du cascode et de la technique d’adaptation d’inductance de source dégénérée (ISD) • à F> 20 GHz : aucune architecture ne se démarque des autres Spécifications du LNA à concevoir : • Facteur de bruit NF : 5 à 6 dB • Gain > 15 dB 14 Décembre 2005

  41. Circuits – LNA à 23 GHz • 3 variantes selon l’adaptation réalisée en entrée Cascode Source-commune • Architecture • Cascode + buffer (source-commune) • Polarisation externe par les pointes de mesure 14 Décembre 2005

  42. Circuits – LNA à 23 GHz • Choix de l’adaptation Pertes des lignes TFMS élevées  minimiser la longueur des lignes en série  privilégier l’adaptation avec des lignes parallèles Résistance équivalente de bruit du transistor faible  20 W  une faible désadaptation n’entraîne pas une dégradation importante du NF 14 Décembre 2005

  43. Circuits – LNA à 23 GHz S11 Gopt S11 Gopt • Choix de l’adaptation 14 Décembre 2005

  44. Circuits – LNA à 23 GHz Fabrication en cours (MEDEA+ T206) 14 Décembre 2005

  45. Circuits – LNA à 23 GHz Simulation des performances NFmin du transistor : 2,8 dB à 20 GHz 14 Décembre 2005

  46. Sommaire Introduction – Motivations 1. Démarche 2. Modèles actifs/passifs 3. Conception/réalisation d’amplificateurs distribués en TFMS avec et sans ALUCAP 4. Conception de LNA et de mélangeurs en TFMS avec ALUCAP 5. Perspectives : AD avec du coplanaire sur substrats HR Conclusion 14 Décembre 2005

  47. Circuits – Mélangeur à 23 GHz Adaptat° FI FI Mélangeur Adaptat° OL OL 90° 0° LNA Adaptat° RF OL RF • Architecture : cascode • Réduction de l’effet Miller • Signaux RF et OL appliqués sur des grilles séparées  meilleure isolation  circuits d‘adaptation plus faciles à concevoir  pas de balun ni de diviseur nécessaire 3 GHz 20 GHz 23 GHz • Objectifs de conception • Conception du 1er mélangeur « down-converter » d’un récepteur hétérodyne • Fréquence intermédiaire FFI = 3 GHz 14 Décembre 2005

  48. Circuits – Mélangeur à 23 GHz État de l’art des mélangeurs cascodes En résumé : • Gain de conversion entre 3 et 8 dB • POL de 0 à 10 dBm 14 Décembre 2005

  49. Circuits – Mélangeur à 23 GHz • Court-circuit de l’OL sur la sortie FI : ligne l/4 • Court-circuit de la fréquence FI sur l’entrée OL : 2 options • Inductance intégrée (Q faible  10) • Inductance extérieure du commerce (Q > 50 à 3 GHz) • Schéma électrique • Polarisation externe par les pointes de mesure 14 Décembre 2005

  50. Circuits – Mélangeur à 23 GHz Fabrication en cours (MEDEA+ T206) 14 Décembre 2005

More Related