Architetture di Calcolo per le TLC

1. Architetture di Calcolo per le TLC Informazioni Generali

2. Ing. Pasquale de Ruvo p.deruvo@ba.issia.cnr.it http://www.saap.it/pasqualederuvo/ Att.Didattica Ins.Universitario A.A.2008-09 • PROGRAMMA • BACHECA - APPELLI • RISORSE - Lezioni & Lab INFORMAZIONI GENERALI

3. 4 Lez. 8 Lez. 3 Lez. Programma • Richiami sulle Architetture di Processori • Overview • Classificazione • Processore Didattico DELUXE • Digital Signal Processor • Texas Instruments’ TMS220 Family • III. Logiche Programmabili • Classificazione • Logiche FPGA based

4. I. Prova di esame composta da un “esonero” scritto atto a verificare la capacità progettuale del candidato seguito da un breve colloquio orale (facoltativo). É strettamente consigliato il conseguimento di una valutazione soddisfacente per accedere alla parte orale dell'esame. Per sostenere una prova di esame è obbligatoria la prenotazione elettronica. Prova di esame classica composta da un colloquio orale. Tale prova di esame va concordata con il docente. II. Realizzazione di un progetto di un'architettura FPGA based o redazione di un codice per DSP. Tale prova di esame va concordata con il docente. III. Modalità di Esame L'esame può essere svolto in tre tipologie alternative a scelta dello studente.

5. Architettura dei Microprocessori Overview

6. External MEMORY Data Instruction Microprocessor Microprocessore Architettura Von Neumann • Lo schema si basa su cinque componenti fondamentali: • CPU o unità di lavoro che si divide a sua volta in : • 1. Unità operativa, nella quale uno dei sottosistemi • più rilevanti è l‘ALU (Arithmetic Logic Unit) • 2. Unità di controllo CU (Control Unit) • 3. Memoria Interna (Registri, Stack Mem. Etc.) • Unità di memoria, intesa come memoria principale • (RAM - Random Access Memory) • Unità diinput, tramite la quale i dati vengono inseriti • nel calcolatore per essere elaborati • Unità dioutput, necessaria affinché i dati elaborati • possano essere restituiti all'operatore • Bus, un canale che collega tutti i componenti fra loro 1

7. Internal MEMORY Microprocessor Microprocessore Architettura HARVARD Separa la memoria dedicata a contenere il programma da quella utilizzata dal traffico dati Aumenta la banda verso la Memoria 2

8. Dest R3 C.O. ADD Op.1 R1 Op.2 #5 Microprocessore Architettura HARVARD: DELUXE C.O. Op.1 Op.2 #5 R1 R1 R3 R3 Dest 3

9. Microprocessore Instruction Data ALU1 ALU2 L1 S1 M1 D1 L2 S2 M2 D2 SubALU Architettura DSP-TI IR CU DSP-TI 4

10. Microprocessore Core 1 Core 2 Architettura Dual-Core ? Multithreading Esegue più Thread in parallelo ? 5

11. Sistema di Processori MATLAB Distributed Computing Architettura di Calcolo Sistema di Calcolo Toolbox Distributed Computing Engine Distributed Computing 1 Scheduler + N Worker Interfaccia 6