Brazil-IP Program

1. Brazil-IP Program Angelo Brito, Camila Nunes, Marcelo Albuquerque, Maria Cireno, Maryane Brasilino, Rafael Barbosa, Rafael Lima, Raphael Almeida Universidade Federal de Pernambuco

2. Roteiro • Introdução/Motivação • ipPROCESS • Arquitetura do DMA Controller • Arquitetura do McBSP • PlataformaUnificada • Problemas e Soluções • Resultados • TrabalhosFuturos

3. Introdução • Projetodesenvolvidopelo Brazil-IP (UFPE). Brazil IP é um esforçocolaborativo de UniversidadesBrasileirasparaformação e treinamento de projetistas de CircuitoIntegrado. Utlizametodologiasprópriasouadaptametodologias com sucessoem software para hardware. BRAZIL-IP

4. Introdução • IP – Intellectual Property Implementação de um projetoem hardware emumalinguagemespecíficaparaesseobjetivo (Verilog, VHDL, …); O ideal é ser reusável e se adaptar a váriosdispositivos de hardware. O processo de desenvolvimento do IP Core é divididoemetapasbaseado no ipPROCESS

5. Motivação • Com o desenvolvimento de taisprojetos, o Brasil se tornacapaz de desenvolver novas tecnologias de CircuitoIntegrado, tantoporformarmão de obraqualificada, quantoatravés de um banco de módulosdesenvolvidosemterritóriobrasileiro e, consequentemente, maisacessíveis.

6. ipPROCESS • Baseasonametodologia do ipPROCESS • Rigorosoprocesso de engenharia • Metodologias de Engenharia de Software + Padrões de desenvolvimento de IP-Cores • Define a tarefa de projetar um IP-core como um conjunto de atividades • Jáutilizado no desenvimento de outros IP-Cores

7. ipPROCESS • Concepção e Arquitetura • Elicitação de requisitos • Especificação de Casos de Uso • Análise • DefiniçãodaArquitetura

8. ipPROCESS • Projeto • Implementação do testbench • Módulos de Verificação • Módulos RTL

9. ipPROCESS • Verificação • Verificação de RTL • Geração de entradasiguais para o modelofuncional e para o modelo RTL

10. ipPROCESS • Prototipaçãoem FPGA

11. Ambiente DMA Controller Processador - DSP Program Acess/ Cache Controller Internal Program Memory Dispositivos DMA Data Acess Controller Internal Data Memory HPI

12. Avalon Arquitetura do DMA Controller BR CI CT CL RPL GEL CE SP GEE RPE

13. Arquitetura do DMA Controller • Dividido em módulos menores devido a sua complexidade • Cadamóduloimplementadoemdiferentesníveis de abstração(Funcional e RTL)

14. Arquitetura do McBSP

15. Arquitetura do McBSP • McBSP (Multichannel Buffered Serial Port) • Porta Serial de alta velocidade bufferizada; • Funciona associada a DSPs da família C6000; • Padrão da Texas Intruments; • Aplicação em Processamento Digital de Sinais: Áudio, Vídeo, Processamento de voz, etc. • Exemplo de áudio: McBSP RTL

16. Plataforma Unificada • A comunicação dos módulos da plataforma é feita através de um barramento AVALON:

17. Plataforma Unificada • O objtetivo do projeto é ao unificar os módulos, possibilitar a transmissão e recepção de dados seriais em alta velocidade sem a intervenção da CPU. • Uma possibilidade de aplicação é fazer um Karaokê, onde a Porta Serial (McBSP) faz as transferências seriais bit a bit, lendo do microfone e escrevendo na interface de som, enquanto o DMA lê e na memória e lê e escreve na Porta Serial para realizar as transferências de dados.

18. Resultados TRANSMISSÃO RECEPÇÃO

19. Resultados

20. Resultados

21. Resultados • Implementações em diferentes níveis de abstração: • Nível Funcional • Nível RTL • Implementação do Modelo de Referência antes do Modelo RTL: • Domínio das funcionalidades:

22. Problemas e Soluções • A inexperiênciados integrantesiniciaisdo projetoaofazer o testbench

23. TrabalhosFuturos • Objetivo: Atingir o memsonível de excelência dos projetospassados 8051MP4 RobôJubinha • “Se enxerguei mais longe, foi porque me apoiei sobre os ombros de gigantes.” Isaac Newton

24. TrabalhosFuturos http://www.youtube.com/watch?v=t9j4tASZVWM

25. Dúvidas

26. OBRIGADO!