Digitální učební materiál

1. Digitální učební materiál

2. UNIPOLÁRNÍ TECHNOLOGIE • Technologií CMOS lze docilovat velmi vysokého stupně integrace a rychlosti přístupu se blíží bipolárním technologiím. • Integrované obvody CMOS jsou konstruovány z dvojice komplementárních tranzistorů řízených polem MOSFET s indukovaným kanálem. • Jeden z této dvojice je MOSFET s p- kanálem a druhý s n- kanálem. • Základním stavebním blokem složitějších obvodů v technologii CMOS je invertor.

3. INVERTOR • Invertor mění vstupní logickou hodnotu na opačnou:

4. INVERTOR Vložíme-li na vstup obvodu kladné napětí logické 1 ( +Ucc), tranzistor T1 bude zavřený a tranzistor T2 bude otevřený - vodivý. Výstup bude přes odpor otevřeného tranzistoru T2 spojen se zemí. Zavřený tranzistor tvoří zatěžovací odpor vodivému tranzistoru. Na výstupu bude tedy napětí logické 0.

5. INVERTOR Přivedeme-li nyní na vstup logickou 0, bude otevřený tranzistor T1 a zavřený tranzistor T2. Na výstupu bude logická 1.

6. BUŇKA SRAM s CMOS Příklad paměťové buňky statické paměti RWM-RAM (SRAM) s CMOS tranzistory: Dvojice invertorů T3, T4 a T5, T6 tvoří bistabilní klopný obvod, do kterého lze zapsat binární informaci “0“ nebo “1“ po příslušném bitovém vodiči. Přitom musí být otevřený jeden ze čtecích, resp. zapisovacích tranzistorů T1 nebo T2 pomocí adresovacího vodiče pro výběr řádku, který je připojen k hradlům obou tranzistorů.

7. BUŇKA SRAM s CMOS Základní paměťová buňka dynamických pamětí RWM -RAM (DRAM) se vyrábí výhradně technologií MOS. Informace jednoho bitu je v ní uchována ve formě náboje v malé kapacitě, vytvořené vhodnou geometrií elektrod MOS tranzistoru. Paměťová buňka paměti DRAM je tvořena jedno nebo třítranzistorovou buňkou. Nositelem binární informace je náboj akumulovaný v kapacitoruCT. Ten je nabíjen nebo vybíjen MOS tranzistorem T. V klidovém stavu je adresový vodič na nulovém potenciálu a tranzistor T je zavřený. KapacitorCT je buď nabitý (zápis “1“) nebo vybitý (zápis “0“).

8. BUŇKA SRAM s CMOS

9. BUŇKA SRAM s CMOS - ČTENÍ Při čtení se přivede k adresovému vodiči kladné napětí, tranzistor T se otevře a stav bitového vodiče indikuje stav paměťové buňky. Jestliže byl kapacitorCT nabit, přenese se náboj do kapacitoru bitového vodiče CR.

10. BUŇKA SRAM s CMOS - ČTENÍ Změna napětí bitového vodiče se zajišťuje čtecím zesilovačem. Jestliže kapacitorCTnení nabit, stav bitového vodiče se nezmění a čtecí zesilovač vyhodnotí stav paměťové buňky jako “0“. Vzhledem k tomu, že kapacita CT je malá, musí být pro čtení náboj obnoven zpětným zápisem.

11. BUŇKA SRAM s CMOS - ZÁPIS Při zápisu se na bitový vodič přivede napětí odpovídající logické 0 nebo 1. Pak se aktivuje adresový vodič, tranzistor T se otevře a náboj se uloží do CT. Proces obnovení náboje se provádí automaticky po každém čtení nebo periodicky v určitých intervalech, když s pamětí nepracujeme.

12. BUŇKA SRAM s CMOS - ZÁPIS Jednotranzistorové paměťové buňky se realizují technologií N-MOS. Podpůrné obvody jako dekodéry adresy, čtecí a zapisovací zesilovače a další, kterých je na čipu více než paměťových buněk, se realizují obvody CMOS.

13. Kontrolní otázky • Nakreslete a popište invertor s CMOS tranzistory. • Nakreslete a popište příklad paměťové buňky statické paměti RWM-RAM (SRAM) s CMOS tranzistory. • Nakreslete a popište čtení z buňky SRAM s CMOS. • Nakreslete a popište zápis do buňky SRAM s CMOS.

14. Použité zdroje: • ANTOŠOVÁ, Marcela a Vratislav DAVÍDEK. Číslicová technika. 3. vyd. České Budějovice: Kopp, 2008, 286 s. ISBN 978-80-7232-333-3. • Autorem všech částí tohoto učebního materiálu, není-li uvedeno jinak, je Jiří Gregor.