1 / 17

Een empirisch model voor snelle schattingen

Een empirisch model voor snelle schattingen. Parameterwaarden voor een generiek 0.25um CMOS proces:. Samengevat: capaciteiten in 0.25 m m CMOS proces. C gs = C gcs + C gso C gd = C gcd + C gdo C gb = C gcb. C sb = C Sdiff C db = C Ddiff. V. DD. PMOS. Out. In. NMOS. GND.

bailey
Download Presentation

Een empirisch model voor snelle schattingen

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Een empirisch model voor snelle schattingen Parameterwaarden voor een generiek 0.25um CMOS proces:

  2. Samengevat: capaciteiten in 0.25 mm CMOS proces Cgs = Cgcs + Cgso Cgd = Cgcd + Cgdo Cgb = Cgcb Csb = CSdiff Cdb = CDdiff

  3. V DD PMOS Out In NMOS GND MOSFET parasitaire capaciteiten Bereken de parasitaire capaciteiten voor de NMOS- en PMOS-transistors in een symmetrische invertor (generieke 0.25mm-technologie) met volgende parameters: • 2 l = 0.25mm • Vdd = 2.5 V

  4. Schakelspanning i.f.v. afmetingen transistors • Ids,n = Ids,p met benaderingen: • Kanaalweerstand NMOS en PMOS gelijk • veronderstel bij VM: snelheidssaturatie • verwaarloos kanaallengtemodulatie: • Belangrijk: • vooral afhankelijk van Wp/Wn • afhankelijk van Vdd • afhankelijk van drempelspanningen • afhankelijk van snelheidssaturatie (verschillend voor NMOS en PMOS)

  5. Ruismarges en winst

  6. CMOS-invertor • Bereken voor dezelfde CMOS-invertor: • de schakelspanning en de waarde van Wp waarvoor VM niet meer dan 10% afwijkt van Vdd/2 (versie tr2) • de ruismarges voor beide werkpunten

  7. Cw Parasitaire capaciteiten Vdd Vdd Cgs,p Cgb,p Cgd,p Cgd,p Cdb,p Vuit Cdb,n Cgd,n Cgd,n Cgb,n Cgs,n Gnd Gnd

  8. Cw Parasitaire capaciteiten Vdd Vdd Cg,p Cdb,p Vuit Cgd,np Cdb,n Cg,n Gnd Gnd

  9. Vdd Cdb,p Cgd,np Cdb,n Gnd Parasitaire capaciteiten: de Miller-capaciteit Cgd = Cgdo + Cgcd Cgcd : is = 0 in afgeknepen gebied en saturatiegebied, bestaat dus enkel tijdens klein stukje transitie doorheen lineair gebied (te verwaarlozen) Enkel overlap-capaciteiten Invertor: verandering ingang en uitgang ca. even groot en tegengesteld; totaal spanningsverschil ca. dubbel verandering Vuit

  10. Cgd Parasitaire capaciteiten: de Miller-capaciteit Cgd = Cgdo + Cgco Cgco : is = 0 in afgeknepen gebied en saturatiegebied, bestaat dus enkel tijdens klein stukje transitie doorheen lineair gebied (te verwaarlozen) Enkel overlap-capaciteiten Invertor: verandering ingang en uitgang ca. even groot en tegengesteld; totaal spanningsverschil ca. dubbel verandering Vuit Vervangen door 1 condensator naar massa, 2x zo groot: het Miller-effect Vdd Cdb,p Cdb,n Gnd

  11. Parasitaire capaciteiten: en verder ... Vdd Cw : interconnectiecapaciteit, d.i. capacitieve belasting door interconnecties tussen twee poorten (zie hfst. over interconnecties!) • Cg : totale gatecapaciteit van belastende poort(en): Cg = (Cgso+Cgdo+Cox LW)n + (Cgso+Cgdo+CoxLW)p • Verwaarlozing Miller-effect aan belastende poort(en) • Doe alsof alle capaciteit naar massa of voeding • Benader kanaalcapaciteit door constante CoxLW Cw Cg Gnd

  12. Schakelgedrag tp,HL = 0.69 CL Reqn ? tp,LH = 0.69 CL Reqp tpHL tpLH

  13. CMOS-invertor • Bereken voor dezelfde CMOS-invertor (ook tr2): • de capaciteiten in het vereenvoudigd model voor prestatie- en vermogenanalyse (Miller- en diffusiecapaciteiten + totale gate-capaciteit) voor stijg- en daalflank • een tip: hou ook een uitdrukking voor C(W) voor al deze capaciteiten bij ... • de stijg- en daaltijden (zelfde tip voor de equivalente weerstanden ...)

  14. Benadering niet goed meer!! Vertraging in functie van Vdd Req volledig invullen (daalflank, met l = 0):

  15. CMOS-invertor • Leid een uitdrukking af voor de verhouding b = Wp/Wnwaarvoor de invertorvertraging minimaal is bij belasting met eenzelfde invertor (benadering: Req,p = b Req,n) • Bereken deze verhouding (voor originele Wn) evenals de b waarvoor tpHL = tpLH (verwaarloos de interconnectiecapaciteit Cw ) • Bereken voor dit laatste geval ook en Cint , Cext en Cext / Cint (gemiddeld over stijg- en daalflanken)

  16. CMOS-invertor: schaling • Bereken de "fanout-of-four" invertorvertraging, d.i. de vertraging voor f=4 • Bereken het vermogen voor 1 transitie; doe dit ook voor Vdd = 2.3V; 2.0V; 1.8V en 1.5V. Bereken ook wat er in bovenstaande gevallen gebeurt met de vertraging voor f=4

  17. Voorbeeld: doorrekenen verschillende opties voor F=64 n f tp 1 64 65 2 8 18 3 4 15 4 2.8 15.3 1 64 1 8 64 1 4 64 16 1 64 22.6 8 2.8

More Related