Hardwarearchitekturen und Rechensysteme

1. Hardwarearchitekturen und Rechensysteme 2. Rechnerarchitektur

2. Motivation • Kernschaltung der modernen digitalen und analogen Schaltungstechnik • Zunehmende Bedeutung als Maß der Bedeutung des technologischen Fortschritts in der VLSI Technologie • Technische Komponente der modernen Informationsgesellschaft

3. Motivation 2

4. Motivation 3 Mikrofotografie eines Pentium IV Prozessors

5. Gliederung 2.1 Rechnerarchitekturen 2.1.1 Die von Neumann-Architektur 2.1.2 Die Harvard-Architektur 2.1.3 Busse 2.2 Zahlendarstellung 2.3 HSA und ISA 2.3.2 Die Hardware-System-Architektur 2.3.3 Die Instruktions-Satz-Architektur 2.3.4 Assembler 2.3.5 Interrupts 2.3.6 RISC-/CISC-Architekturen 2.3.7 Pipelining 2.4 Superskalare Prozessoren 2.5 VLIW-Prozessoren 2.6 Speicherhierarchie

6. 2.1 Rechnerarchitekturen Ein Rechner besteht aus folgenden Komponenten Prozessor (CPU) BUS (Daten,Adressen, Steuerinformationen) Hauptspeicher I/O Controller I/O Controller I/O Controller Festplatte Monitor, Tastatur, Maus Netzwerk

7. Bus Sammelschiene Verbindung mehrere Komponenten eines Rechners über dieselben Leitungen; dabei darf zu einem Zeitpunkt immer nur eine Komponente Informationen auf die Leitungen legen Adreßbus, Datenbus, Steuerbus Als Gesamtheit: Systembus Die Informationen werden binär codiert über den Bus übertragen

8. Bus Adreßleitungen Diejenigen Leitungen, auf denen die Adreß-information transportiert wird (unidirektional). Datenleitungen Transportieren Daten und Befehle von/zum Prozessor (bidirektional). Steuerleitungen Geben Steuerinformationen von/zum Prozessor (uni- oder bidirektional).

9. Prozessor Ein Prozessor arbeitet ein Programm ab, das aus einzelnen Befehlen besteht. Die Befehle erhalten Daten zur Berechnung und erzeugen Ausgaben. Daten liegen am Dateneingang an. Das Programm wird befehlsweise am Steuereingang angelegt. Typische Datenquellen sind: Benutzereingaben, Festplatten, Sensordaten...

10. Rechner Operationsprinzip eines Rechners ist die sequentielle Programmabarbeitung durch einen Prozessor. Diesem Prinzip liegt die zentrale Steuerung durch ein Steuerwerk und die zentrale Verarbeitung durch ein oder mehrere Rechenwerke zugrunde. Maschinenbefehle Operanden (Instruktionen) (Daten) Funktionseinheit Steuerwerk (Datenpfad) Mikrobefehle Ergebnisse

11. Rechner In einem Befehlszyklus wird i.d.R. ein Befehl aus dem Hauptspeicher geholt und dann ausgeführt. Ein Befehlszyklus, d.h. die Folge von Aktionen, bis der nächste Befehl aus dem Hauptspeicher geholt wird, besteht im einfachsten Fall aus den Teilzyklen: • Befehl holen (instruction fetch) • Befehl dekodieren (instruction decode) • Befehl ausführen (instruction execute)

12. Programm- und Datenspeicher Prozessor (FSMD) Funktionseinheit Adressen Mikrobefehle Steuerwerk (Datenpfad) (Programmzähler, (Datenregister, Steuer- Instruktionsregister, ALU, Shifter, signale Steuerregister) MUX, DEMUX) Bedingungs- codes Daten und Maschinen- befehle 2.1.1 Die von Neumann-Architektur Die von Neumann-Architektur zeichnet sich durch eine sehr einfache Struktur mit einem gemeinsamen Speicher für Daten und Programme aus. Das Programm und die Daten müssen nacheinander aus dem Speicher gelesen werden.

13. Daten Adressen Programm- Funktionseinheit Ein/Ausgabe- und Daten- Steuerwerk (Datenpfad) einheit speicher Steuer- und Statusinformationen Die von Neumann-Architektur

14. Programm- Daten- speicher speicher Prozessor (FSMD) Mikrobefehle Funktionseinheit Steuerwerk Maschinen- Ergebnisse (Datenpfad) befehle (Programmzähler, (Datenregister, Bedingungs- Steuer- Operanden Instruktionsregister, ALU, Shifter, codes signale Steuerregister) MUX, DEMUX) Adresse des Maschinen- befehls Steuer- signale 2.1.2 Die Harvard-Architektur Bei der Harvard-Architektur handelt es sich um eine kompliziertere Struktur mit getrenntem Speicher für Daten und Programme. Das Programm und die Daten können gleichzeitig aus dem Speicher gelesen werden. Heutige Rechner entsprechen überwiegend der Harvard-Architektur.

15. Die Harvard-Architektur Daten Adressen Programm- Funktionseinheit Daten- Ein/Ausgabe- Steuerwerk speicher (Datenpfad) speicher einheit Steuer- und Statusinformationen

16. Busse • In modernen Rechneranlagen sind viele verschiedene Bussysteme vorhanden • Beispiele • PCI • SCSI , IDE, S-ATA • Systembus • Memory-Bus • On-Chip-Busse • Amba-Bus • USB • Trend: von parallelen Bussen mit niedriger Taktfrequenz zu seriellen Punkt-zu-Punkt-Verbindungen mit hoher Taktfrequenz

17. Busse und PTP-Verbindungen: Bandbreiten

18. Busse im PC Prozessor (CPU) Monitor DVI- Interface Grafikkarte 3 System-Bus (Front Side Bus) PCI-Express 64 36 32 PCI-Bus Daten I/O Bridge Adressen 32 IDE Controller USB Controller I/O Controller Memory-Bus 64 36 1 Ethernet 1 USB 16 Festplatte Festplatte PATA SATA Tastatur, Maus Hauptspeicher Netzwerk

19. Zugriff auf den Hauptspeicher Prozessor (CPU) DVI- Interface Monitor Grafikkarte 3 System-Bus (Front Side Bus) PCI-Express 64 36 32 PCI-Bus Daten I/O Bridge Adressen 32 IDE Controller USB Controller I/O Controller Memory-Bus 64 36 1 Ethernet 1 USB 16 Festplatte Festplatte PATA SATA Tastatur, Maus Hauptspeicher Netzwerk

20. 2.2 Zahlendarstellung Menschen arbeiten mit verschiedensten Zahlen. Für den Rechner sind diese effizient zu kodieren. Zum einen sollte • Speicherplatz gespart werden. Zum anderen sollte möglichst mit diesen Zahlen eine hohe • Rechenleistung erbracht werden. Beides führt zu einer Vielzahl von möglichen Kodierungen. Mit bestimmten kann der Rechner direkt umgehen. Dies sind die Maschinen-Datentypen. Andere sind durch Software zu behandeln.

21. Systeme zur Informationsdarstellung • Systeme zur Informationsdarstellung unterscheiden sich im wesentlichen durch die Anzahl der Zustände, welche die kleinstmögliche Informations-Einheit annehmen kann • Anzahl der Zustände = Wertigkeit oder Entscheidungsgrad des Systems • Beipiel: Die kleinste Informationseinheit (Stelle) unseres Zahlensystems kann 10 verschiedene Zustände annehmen • => es besitzt die Wertigkeit 10 • Systeme der Wertigkeit 10 heißen Denärsysteme • Die kleinstmögliche Wertigkeit eines solchen Systems ist 2 • Systeme der Wertigkeit 2 heißen Binärsysteme Wertigkeit 2 ist technisch am leichtesten zu realisieren => Im Rechner benutztes System

22. Maschinen-Datentypen Ein Datentyp wird durch eine Wertemenge und Operationen auf den Werten beschrieben. Bei Maschinen-Datentypen sind die Operationen als Maschinenbefehle implementiert. Typische Datentypen sind z.B.: Bit: Wertemenge: 0,1 Operationen: AND, OR, XOR, NOT, Vergleich, . . . Byte/Character: Wertemenge: Bitmuster (8 Bit) z.B. 00101101 Operationen: Identitätsvergleich, Shift, bitweises XOR, . . . Integer: Wertemenge: Ganze Zahlen (endliche Menge (z.B. 16 Bit)) Operationen: ADD, SUB, MUL, DIV, Vergleich, . . . Gleitkommazahlen: Wertemenge: Gleitkommazahlen (Vorzeichen, Mantisse und Exponent:) Operationen: ADD, SUB, MUL, DIV

23. Binärsysteme • N-stellige Binärwerte • Einzelne Stellen heißen Bits • Byte: • Ein Byte: 8 Bit. Z.B. : 01001101 • Character -> Byte: kodierte Darstellung alphanumerischer Zeichen z.B. nach dem ASCII-Zeichensatz (MSB, Most Significant Bit) (LSB, Least Significant Bit)

24. ASCII-Codierung

25. Zahlensysteme Zur Darstellung von Zahlen mit einem b-wertigen System muß nun den einzelnen Stellen ein Wert zugeordnet werden Stellenwertsysteme Zahlendarstellung in Form einer Reihe von Ziffern z, wobei der Dezimalpunkt rechts von z0 plaziert sei: znzn-1...... z1z0 . z-1z-2… z-m Jeder Position i der Ziffernreihe ist ein Stellenwert zugeordnet, der eine Potenz oder Wertigkeit bi des Zahlensystems ist. b heißt auch Basis des Zahlensystems

26. Zahlensysteme Der Wert Xb der Zahl ergibt sich dann als Summe der Werte aller Einzelstellen zb: Xb= znbn+ zn-1bn-1+ … + z1b1 + z0+ z-1b-1+ … + z-mb-m = Das denäre System mit dieser Stellenwertfunktion heißt Dezimalsystem Das binäre System mit dieser Stellenwertfunktion heißt Dualsystem

27. Zahlensysteme • Interessante Zahlensysteme: Dualzahlen, Oktalzahlen, Dezimalzahlen, Hexadezimalzahlen • Ganze Zahlen (Integer) im Rechner: • N-stellige Binärzahl (meist im Dualsystem) mit häufig 8, 16, 32 oder 64 Bits • mit Vorzeichen (signed) oder ohne Vorzeichen (unsigned)

28. Hexadezimalkodierung • Kurze Darstellung einer 4-Bit-Integerzahl • 2 Hexadezimalkodes können effizient ein Byte darstellen • Beispiel: 7D = 01111101 = 7*16+13 = 125 • Hexadezimalzahlen werden häufig durch ein vorgestelltes 0x dargestellt, z.B. 0x7D.

29. Umwandlung von Zahlensystemen • Umwandlung einer Zahl beliebiger Basis b in eine Dezimalzahlnach der Stellenwertformel:Xb= znbn+ zn-1bn-1+ … + z1b1 + z0+ z-1b-1+ … + z-mb-m • Umwandlung einer Dezimalzahl in eine Zahl beliebiger Basis b: • Euklidischer Alogrithmus • Horner-Schema

30. Umwandlung von Zahlensystemen Euklidischer Algorithmus: Z = zn10n+ zn-110n-1+ … + z1101 + z0 + z-110-1+ … + z-m10-m = ypbp + yp-1bp-1 + … + y1b1 + y0+ y-1b-1 + … + y-qb-q Ziffern werden sukzessive, beginnend mit der höchstwertigsten Ziffer, berechnet: 1. Schritt: Berechne p gemäß der Ungleichung bp Z < bp+1 2. Schritt: Ermittle yi und den Rest R durch Division von Z durch bi yi = Z div bi; R = Z mod bi; yiε{0, 1, … , b-1} 3. Schritt: Wiederhole 2. Schritt für i = p, p-1, … , ersetze dabei nach jedem Schritt Z durch R, bis R= 0 oder bis bi (und damit der Umrechnungsfehler) gering genug ist.

31. Umwandlung von Zahlensystemen Beispiel: Umwandlung von 15741,23310 ins Hexadezimalsystem Schritt : 163 15741,233 < 164=> höchste Potenz 163 Schritt : 15741,233 : 163 = 3 Rest 3453,233 Schritt : 3453,233 : 162 = D Rest 125,233 Schritt : 125,233 : 16 = 7 Rest 13,233 Schritt : 13,233 : 1 = D Rest 0,233 Schritt : 0,233 : 16-1 = 3 Rest 0,0455 Schritt : 0,0455 : 16-2 = B Rest 0,00253 Schritt : 0,00253 : 16-3 = A Rest 0,000088593 Schritt : 0,000088593 : 16-4 = 5 Rest 0,000012299 (=> Fehler) => 15741,23310  3D7D,3BA516

32. Umwandlung von Zahlensystemen Horner-Schema Getrennte Betrachtung des ganzzahligen und des gebrochenen Anteils a. Umwandlung des ganzzahligen Anteils Schreibe ganze Zahl Xb= durch fortgesetztes Ausklammern in der Form Xb= ((…(((ynb + yn-1) b + yn-2) b + yn-3) b … ) b + y1) b + y0

33. Umwandlung von Zahlensystemen Verfahren: • Die gegebene Dezimalzahl wird sukzessive durch die Basis b dividiert • Die jeweiligen ganzzahligen Reste ergeben die Ziffern der Zahl Xb in der Reihenfolge von der niedrigstwertigen zur höchstwertigen Stelle Beispiel: Wandle 1574110ins Hexadezimalsystem 1574110: 16 = 983 Rest 13 (D) 98310: 16 = 61 Rest 7 (7) 6110: 16 = 3 Rest 13 (D) 310: 16 = 0 Rest 3 (3) => 1574110 = 3D7D16

34. Umwandlung von Zahlensystemen Umwandlung des Nachkommateils gebrochener Zahlen: Auch der gebrochene Anteil einer Zahl lässt sich entsprechend schreiben: Yb= ((…((y-mb-1+ y-m+1) b-1+ y-m+2) b-1+ … + y-2) b-1+ y-1) b-1 Verfahren: • Sukzessive Multiplikation des Nachkommateils der Dezimalzahl mit der Basis b des Zielsystems • Die jeweiligen ganzzahligen Anteile ergeben nacheinander die y-i in der Reihenfolge der höchstwertigsten zur niederwertigsten Nachkommaziffer

35. Umwandlung von Zahlensystemen Beispiel: Umwandlung von 0,23310 ins Hexadezimalsystem => 0,23310 0,3BA516 Abbruch bei genügend hoher Genauigkeit

36. Komplementdarstellung Für negative Zahlen werden Komplementdarstellung gewählt. Sie ermöglichen eine einfache Implementierung der Subtraktion und Addition mit negativen Zahlen. Es gilt für N-stellige Binärzahlen: a - b = a - b + 2N = a + 1 + 2N - 1 - b • 1er-Komplement • Darstellung der Zahl - b als 2N -1 –b durch einfaches Invertieren jeder Stelle (aus jeder 0 wird eine 1 und aus jeder 1 eine 0) • Die Subtraktion kann durch die Berechnung von a + 1er(b) +1 erfolgen • 2er-Komplement • Darstellung der Zahl - b als 2N –b durch einfaches Invertieren jeder Stelle und anschließendes Addieren von 1 • Die Subtraktion kann durch die Berechung von a+2er(b) erfolgen • Konsistentes rechnen mit dieser Darstellung ist auch für negative Zahlen möglich.  Darstellung in C, C++ ...

37. Gleitkommazahlen • In digitalen Computern wird Arithmetik mit endlicher Genauigkeit vollzogen. Die endliche Genauigkeit impliziert, dass Zahlen, die die darstellbare Genauigkeit überschreiten, gerundet werden müssen. Bei der Gleitkommadarstellung wird eine Zahl Zso gespeichert, dass das Komma immer zur ersten von 0 verschiedenen Zahl gleitet. Dies erreicht man durch Abspalten einer entsprechenden Potenz: • Da die Basis bbekannt ist, kann die Zahl durch die Mantisse mund den Exponenten e, mit jeweils fester Stellenanzahl, dargestellt werden. Die Anpassung der Gleitkomma-Zahl an diese Darstellungsform wird normalisieren genannt. • Beispiel:

38. 1 0 s: Vorzeichen e: Exponent s e m m: Mantisse IEEE-754 • Das Institute of Electrical and Electronics Engineers (IEEE) hat einen Standard für Gleitkomma-Zahlen entwickelt, der heutzutage in fast allen Computern Verwendung findet. Gleitkomma-Zahlen werden durch ein Vorzeichen-Bit, einen Exponenten und eine Mantisse, jeweils mit fester Stellenanzahl und zur Basis 2, dargestellt. • Im Standard IEEE-754 werden Gleitkomma-Zahlen mit verschiedenen Wertebereichen und Genauigkeiten definiert:

39. 31 30 29 28 27 26 25 24 23 22 21 1 0 s e m IEEE-754 – single • Eine 32Bit Gleitkomma-Zahl besteht aus einem Vorzeichen-Bit, einem 8Bit Exponenten und einer 23Bit Mantisse. • Exponent: • Der 8Bit Exponent ekann Werte aus dem Wertebereich 0, …, 255 darstellen. Durch Subtraktion des konstanten Wertes 127 wird eine Links- und Rechtsgleitung des Kommas im Wertebereich -127, …, 128 ermöglicht. • Mantisse: • Die 23Bit Mantisse mstellt einen 24Bit-Wert (zzgl. Vorzeichen-Bit) dar, indem das Komma über die erste von 0 verschiedene Stelle hinaus gleitet (1,m).

40. IEEE-754 – single

41. Beispiele -- IEEE-754 – single

42. Beispiele -- IEEE-754 – single Wie stellt man z.B. 3,8125 in der IEEE-754 Darstellung dar? • Vorzeichenbit ist 0, da positiv • Vorkommateil 3 ist binär dargestellt 11 • Nachkommateil 0,8125 ist 2-1 + 2-2 + 2-4, also binär → 1101 • Zusammensetzen des Vor- und Nachkommateils: 11,1101 • Verschieben des Kommas hinter die erste 1 von links: 1,11101 → Exponent ist 1, da um 1 Stelle verschoben. • Aufaddieren von 127 auf Exponent (= 128) und binär darstellen als 8-Bit-Wert: 10000000 • Auffüllen oder kürzen der Mantisse auf insgesamt 23 Bit, wobei die 1 vor dem Komma nicht codiert wird: 11101000000000000000000 • Zusammenfügen von 3,8125 als IEEE-754 - single: (Vorzeichen - Exponent - Mantisse) → 0-10000000-11101000000000000000000000

43. Gleitkommaarithmetik • Gegeben: • Zur Vereinfachung sei • Addition • Subtraktion • Multiplikation • Division

44. 1 1 1 1 0 1 0 0 0 0 1 1 0 0 1 1 Adresse 0 0 1 2 3 4 4 5 8 C 10 Speicheraufbau • Wortbreiten • 8 Bit = 1 Byte • 16 Bit = 2 Byte • 32 Bit = 4 Byte • 64 Bit = 8 Byte 1 1 0 0 0 1 0 1 A C 0 1 E 5 C 5 0A 67 D6 F7 AC 01 E5 C5 • Speicheraufbau • Adresszählung immer Byte-weise, auch wenn 64-Bit-Wörter abgelegt werden.

45. Speicheraufbau II • Anordnung im Speicher • aligned • misaligned • je nach Wortgröße Adresse 0 4 8 C 10 • Byte-Reihenfolge • Big-Endian • Little-Endian Adresse 0 4 MSB 2 1 LSB 8 C LSB 1 2 MSB 10

46. Hochsprache Software Compiler Assembler Rechnerarchitektur - Registermodell Instruktions-Satz - Adressierungsmodi Architektur Schnittstelle - Maschinenbefehlssatz (ISA) - Maschinendatentypen Maschinenbefehle Hardware-System Architektur Hardware (HSA) 2.3 HSA und ISA

47. HSA und ISA Hardware-System-Architektur (HSA): Die HSA bestimmt das Operations- und das Strukturkonzept der betrachteten Rechnerklasse und legt den Aufbau des Rechners aus einzelnen Hardwarekomponenten fest. Auf Prozessorebene (Mikroarchitekturebene) sind z.B. die Organisation der Befehlsverarbeitung, der Aufbau des Rechen- und des Steuerwerks oder der Aufbau von Caches Gegenstand der HSA. Auf Systemebene (Makroarchitekturebene) zählt u.a. die Festlegung der Anzahl der Prozessoren und deren Verbindung dazu. Instruktions-Satz-Architektur (ISA): Die ISA definiert die Hardware-Software-Schnittstelle der Rechnerarchitektur und beschreibt den Rechner aus der Sicht des Assembler-Programmierers und des Compilerbauers. Somit hat sie einen maßgeblichen Einfluss auf die HSA. Die wichtigsten Komponenten der ISA sind einerseits das Registermodell und die Adressierungsmöglichkeiten des Hauptspeichers und andererseits der Maschinenbefehlssatz und die verfügbaren Maschinendatentypen.

48. 2.3.1 Die Hardware-System-Architektur Die Funktionseinheit besteht aus einem oder mehreren Datenpfaden und führt die einzelnen Operationen aus. Typische Komponenten eines Datenpfades sind: • Busse • Register/Registerfiles • ALU • Shifter • Multiplexer/Demultiplexer • . . . Das Steuerwerk steuert die Ausführung der durchzuführenden Berechnungen. Bei einigen einfachen Rechnern besteht die Hardware-System-Architektur nur aus einem Steuerwerk (z.B. Fahrstuhlsteuerung) oder nur aus einer Funktionseinheit (z.B. Aufgaben der Signalverarbeitung).

49. Harvard-Architektur S PC W S OP Befehlsadresse W Adresse Programm- Daten- IR SW Register- ALU speicher speicher file ALU Steuerwerk Datenpfad S Die Hardware-System-Architektur Multiplexer-basierte 3-Adreß-Load-Store-Architektur: ALU: Arithmetical Logical Unit PC: Befehlszähler (Program Counter) IR: Instruktionsregister (Instruction Register) SW: Steuerwerk

50. Die Hardware-System-Architektur Multiplexer-basierte 3-Adreß-Load-Store-Architektur: Im Fetch-Zyklus wird die Instruktion in das Instruktionsregister IR geladen und anschließend durch das Steuerwerk SW dekodiert. Aus dem dekodierten Befehl werden die Steuersignale für die ALU (OP) und die Multiplexer (S), die Schreibsignale (W) und gegebenenfalls die Registernummern für einen lesenden bzw. schreibenden Zugriff auf das Registerfile generiert. Die ALU verknüpft zwei Operanden, die aus dem Registerfile geladen werden oder Teil der Instruktion sind. Bei logisch/arithmetischen Operationen wird das Ergebnis in das Registerfile zurückgeschrieben. Bei Load- bzw. Store-Instruktionen berechnet die ALU aus den Operanden die effektive Adresse und führt eine Lese- bzw. Schreiboperation auf dem Registerfile aus. Der Befehlszähler (PC) speichert die Adresse des nächsten auszuführenden Befehls und wird normalerweise automatisch inkrementiert.