Download
1 / 15
150 likes | 418 Views
基于 NINO 芯片的 TOT 读出电子学系统研究. 报告人：黄亚齐 中科院核探测技术与核电子学重点实验室 中国科学技术大学近代物理系 2010-8-17. 报告主要内容. 1.TOT 原理 2.NINO 芯片及测试板介绍 3. 测试结果 4. 总结. 1.TOT 原理. TOT 方法：. 相同前沿过阈时间： t vm 幅度不同，后沿过阈时间 t w1 、 t w2 、 t w3 不同. TOT 原理示意图. TOT 传统设计思路： 分立的放大器和甄别器芯片 +TDC 芯片 TOT 设计新思路： ASIC 芯片 +TDC 。 如 :
E N D
基于NINO芯片的TOT读出电子学系统研究 报告人：黄亚齐 中科院核探测技术与核电子学重点实验室 中国科学技术大学近代物理系 2010-8-17
报告主要内容 • 1.TOT原理 • 2.NINO芯片及测试板介绍 • 3.测试结果 • 4.总结
1.TOT原理 • TOT方法： 相同前沿过阈时间：tvm 幅度不同，后沿过阈时间tw1 、tw2 、tw3不同 TOT原理示意图
TOT传统设计思路： • 分立的放大器和甄别器芯片+TDC芯片 • TOT设计新思路： • ASIC芯片+TDC。 • 如: • BABAR探测器的ATOM； • CAMPASS实验中的SFE16； • ALICE和STAR中采用的NINO。
2.NINO芯片及设计的测试板介绍 • NINO： NINO内部ASIC框架 NINO是ALICE工作组在TOF探测器中基于TOT方法设计的专用集成ASIC芯片， 采用0.25μm CMOS工艺开发研制，集成了8个通道，主要应用于多气隙电阻板室（MRPC）的信号处理。其集成高增益放大器、前沿定时甄别、输出脉冲延展电路以及LVDS输出驱动电路。
NINO：线性放大范围：0~100fC 全差分信号处理技术 低噪声和宽带放大（500MHz）设计 单通道阈值：10fc~100fc 输出信号前沿：1ns HPTDC测试前沿抖动<25ps
基于NINO的测试板结构框图 实物图
3.测试结果 测试工具： ROHDE&SCHWARZ SMA 100A信号源 Tektronix的任意/函数波形发生器AFG3252 LeCroy 104MXi示波器（1GHz带宽） HPTDC测量板 万用表，单端及差分电缆若干
3.1 噪声： NINO芯片输出信号波形噪声带入抖动直方图统计分析 测试得到的NINO芯片带入的抖动在5ps左右。
3.2 时间精度： 时间精度测试系统结构框图 时间差测量法测试结果统计直方图 将测试系统两路输出信号送入HPTDC进行前沿时间测量，可见由NINO输出的信号经HPTDC进行时间标定的时间精度约为20ps（根据HPTDC的器件手册，HPTDC的LSB为25ps，时间测量精度RMS约17ps）
时间测量精度与输入信号前沿关系 时间精度与信号前沿时间关系 时间精度与输入幅度关系 输入信号前沿越快，幅度越大，测试的时间精度越好，反之，前沿时间越慢，幅度越小，测试的时间精度越差。 因此，输入信号前沿的陡峭程度是高精度时间测量的一个重要因素。
输出信号时间宽度与输入信号幅度关系 输出信号宽度随输入信号幅度的增加呈指数增加的趋势。 在实际应用于时间测量时可根据实际测得的脉宽变化曲线修正前沿定时的时间游走效应带来的误差。
3.3 NINO芯片的低阈值带来的误触发 图中的毛刺即为NINO在阈值设定为50fC时因噪声带来的误触发。 NINO芯片的线性放大动态范围是10fc到100fc，由于在噪声信号幅度小于100fc，信号被NINO线性放大，因此产生的毛刺不是满幅度方波。可见，使用NINO芯片时一定要注意其应处于比较理想的工作环境中，工作中应保持较低的噪声，否则会导致其产生误触发输出。
4.总结 • NINO芯片：低电子学 • NINO+高精度TDC芯片：时间测量精度好于25ps • 需要低噪声的良好环境 • 有望在日后的BES III 端盖TOF升级工程中以及中 子管位置灵敏探测器中得到应用。
