Model de la xarxa d’alimentació de circuit s digitals basats en Standard cells

1. Model de la xarxa d’alimentació de circuits digitals basats en Standard cells Alumne: Heribert Ayan Tutor: Josep Rius

2. PRESENTACIÓ Projecte realitzat durant una estada a - Philips Research Eindhoven -Departament de Digital Design and Test -Centre de recerca High Tech Camputs. Algunes dades: 28 companyies de la talla de Philips o IBM 7000 a 8000 investigadors Més de 50 nacionalitats 50000 m2 de laboratoris

3. Continguts • Presentació • Introducció • Motivacions i objectius • Modelatge i solució dels models • Aplicació a CMOS090 • Validació • Demo • Conclusions

4. El món digital creix en importància. Introducció • Una de les tècniques de disseny Semicostum més utilitzades és el procediment d’STANDARD CELLS

5. Stripes Blocs Introducció • Dissenys amb standard cells Cel·la

6. Continguts • Presentació • Introducció • Motivacions i objectius • Modelatge i solució dels models • Aplicació a CMOS090 • Validació • Demo • Conclusions

7. Motivacions • El problema del soroll als circuits digitals • L’activitat deles portes pertorba la xarxa d’alimentació

8. Motivacions • El problema del soroll als circuits digitals • Retards en les portes • Caigudes del nivell lògic • Fallides de retard • Fallides lògiques • Pèrdua de fiabilitat • Disminució de la robustesa

9. Una extracció d’una simple porta nand de 4 transistors pot donar • 500 elements • Un xip normal pot tenir més: • 1 milió de transistors Motivacions • Eines disponibles Limitacions Eines commercials (VoltageStorm, RedHawk …) • Es necessita llicència. • Només es poden aplicar un cop finalitzat el disseny. • Es basen en models. Extractor + simulador tipus spice • No viable. Estructures massa grans. - Temps de simulació. - Memòria.

10. Motivacions • Mancances Des del punt de vista del disseny de circuits: • Eines que ajudin a poder dimensionar blocs en les primeres fases de disseny. • Eines per decidir com utilitzar les tècniques contra el soroll disponibles ( decaps, amplada dels tracks d’alimentació...) Des del punt de vista del la recerca: • Models i estimadors de soroll que permetin desenvolupar i/o millorar les tecniques anti-soroll existents.

11. Objectius • Objectius • Realitzar un model que permeti estimar el soroll a nivell de cel·la donat una configuració de xip i la seva activitat per blocs. • Calibrar aquest model per a la tecnologia de 90nm de longitud de canal de Philips CMOS090. • Desenvolupar la metodologia de resolució del model • Evolució temporal • Evolució espacial dins del xip

12. Continguts • Presentació • Introducció • Motivacions i objectius • Modelatge i solució dels models • Aplicació a CMOS090 • Validació • Demo • Conclusions

13. Domini freqüència: Modelatge jeràrquic: Modelatge • Estratègia: • Les nostres variables són tensions i corrents V(fila,columna,f) I(fila,columna,f) Equacions algebraiques v(x,y,t) i(x,y,t) Equacions diferencials • Reducció del nombre de nodes a resoldre, només els de la capa més alta

14. Vertical Horitzontal Modelatge • Divisió principal MODEL DE XIP + MODEL DELS STRIPES MODEL DE BLOC Exemple: • 9 blocs • 6 stripes verticals • 12 stripes horitzontals

15. Vertical Horitzontal Modelatge • Arbre de models MODEL DE XIP + MODEL DELS STRIPES MODEL DE BLOC Model de cel·la

16. VDD Z2 isw GND Z1/2 Z1/2 Modelatge • Model de cel·la: Impedància Z1: • Modela els metalls conductors d’alimentació. Impedància Z2: Z1/2 Z1/2 • Modela el comportament estàtic dels transistors i altres paràsits entre les alimentacions. Font de corrent isw: • Modela el canvi d’estat dels transistors de la cel·la.

17. in Z1/2 Z1/2 VDD Z2 isw GND Z1/2 Z1/2 Modelatge • Model de cel·la Variables de la cel·la: • Nivells de tensió vn, vn+1 • Llaços de corrent in, in+1 vn+1 vn in+1 Estímul: isw CEL·LA: v+ i+ v- i- Z1, Z2 isw

18. Expressió de caixa negra: vN … iN v1 … i1 = A + B • A i B són matrius funció de les matrius M i D de cada columna Modelatge • Model de bloc Expressió de columna: vn+1 … in+1 vn … in iswn = Mn + Dn • MniDnsón matrius funció de les impedàncies Z1 i Z2 de les cel·les

19. Modelatge • Model del stripe Horitzontal CEL·LA PAD vN iN v0 i0 VDD ... Z1, Z2 Z1, Z2 Z1, Z2 Z1, Z2 GND ZPAD • ZPADés la impedància que presenta la connexió des la font d’alimentació fins al stripe. + VDD Expressió de cel·la: Expressió de caixa negra: v+ i+ v- i- vN iN v0 i0 = ASH = MSH + DSH vpad + BSH • MSHés funció de les impedàncies Z1, Z2 de les cel·les • DSHés funció de la impedància ZPAD

20. Pads a la dreta Cel·la virtual CEL·LA (M,1) v+ … i+ CEL·LA (M-1,1) VDD GND ZPAD ... Expressió de caixa negre: CEL·LA (2,1) v+ … i+ v- … i- Cel·la virtual CEL·LA (1,1) = MPADd·MSV·MPADe ASV MPADd Modelatge • Model del’stripe vertical Expressió de columna (sense pads): v+ … i+ v- … i- v- … i- v+ … i+ = MSV MSV • MSVés funció de les impedàncies Z1, Z2 de les cel·les • MPADés funció de la impedància ZPAD

21. Vertical Horitzontal Modelatge • Arbre de models: MODEL DE XIP Caixa negre A. B MODEL DELS STRIPES MODEL DE BLOC Columna M, D Model de cel·la Z1, Z2, isw ZPAD Corrent de commutació Impedàncies

22. Algoritme de solució Següent freqüència Temps de simulació Període de mostreig Rang de freqüències Anàlisi dels contorns Creació de matrius per cada element Configuració de xip Resolució del sistema d’equacions (A i B) Input data Càlcul del nodes interns (amb les matrius M i D) Última freqüència? Guarda el resultat NO Output data SI Conversió al domini del temps

23. Continguts • Presentació • Introducció • Motivacions i objectius • Modelatge i solució dels models • Aplicació a CMOS090 • Validació • Demo • Conclusions

24. Vertical Horitzontal RLGC Família de models Aplicació a CMOS090 • Arbre de models: MODEL DE XIP Caixa negre MODEL DELS STRIPES MODEL DE BLOC A. B Columna M, D Model de cel·la Z1, Z2, isw ZPAD Corrent de commutació Impedàncies

25. Aplicació a CMOS090 • Model RLGC: Impedància Z1: Resistència r Inductancia l Impedància Z2: Vies de càlcul: Resistència g Capacitat c Branca de cel·la DADES ESTADÍSTIQUES SIMULACIÓ PROPIETATS DELS MATERIALS Resistència gw Inductancia cw Branca de pou Resistència ri Inductancia ci Branca de interconnexió

26. Vertical Horitzontal RLGC Família de models Aplicació a CMOS090 • Arbre de models: MODEL DE XIP Caixa negre MODEL DELS STRIPES MODEL DE BLOC A. B Columna M, D Model de cel·la Z1, Z2, isw ZPAD Corrent de commutació Impedàncies l, r, g, c, gw, cw, ri, ci

27. Continguts • Presentació • Introducció • Motivacions i objectius • Modelatge i solució dels models • Aplicació a CMOS090 • Validació • Demo • Conclusions 2 Formiga portant un chip d’1mm

28. Validació • Problema de les mesures: • No existeixen mesures a nivell de cel·la per a la tecnologia objectiu CMOS090. • Experiments realitzats: 1.Comparació entre model RLGC i resultats de simulació d’una extracció per Z2. 2.Comparació de impedància d’una fila d’standard cells entre simulació d’una extracció i el model RLGC. 3. Comparació de resultats entre el procediment en el domini de la freqüència i un simulador tipus spice en el domini del temps.

29. Validació 1. Comparació de la impedàcia Z2 Extracció VS model RLGC Magnitud Magnitud Flip flop tipus D Nand de 2 entrades

30. Validació 2. Test d’impedancia amb una fila - Resultat sense interconnexions Extracció VS model RLGC - Extració - Resultat amb aproximació de les interconnexions Magnitud - Resultat amb dades estadístiques d’interconnexions • Configuració de la fila: • 16 flip-flops, 24 nands, 24 nors, 22 inversors • Cada cel·la està connectada amb la següent • 300 um de longitud Fase

31. Validació 3. Validació del procediment de solució dels models 2 files amb connexió a font no ideal: 10 files amb connexió a font ideal: Temps [ns] Fi de la commutació del segon grup de cel·les Fi de la commutació del primer grup de cel·les Principi de la commutació del segon grup de cel·les Principi de commutació del primer grup de cel·les Temps [ns] 2 grups de cel·les commuten durant 10 ps: - 1r grup a 25ps - 2n grup a 30ps

32. Continguts • Presentació • Introducció • Motivacions i objectius • Modelatge i solució dels models • Aplicació a CMOS090 • Validació • Demo • Conclusions

33. DEMO

34. Continguts • Presentació • Introducció • Motivacions i objectius • Modelatge i solució dels models • Aplicació a CMOS090 • Validació • Demo • Conclusions

35. S’ha desenvolupat un model que permet l'anàlisi del soroll circuits digitals basats en Standard cells. Ofereix: Solució flexible i escalable Permet simular circuits grans Capacitat d’utilització amb coneixements mínims del layout (floor plan). Calibració per a la tecnologia CMOS090 de Philips Aquest model l’utilitzarà el departament de Analog Design and Tooling de Philips com treball previ per a la realització d’una eina Una primera implementació d’aquesta eina en MatLab està disponible Conclusions

36. FI Gràcies per la seva atenció

37. Arbre de models • Model de cel·la - Switching current flows from the local Vdd to local Gnd • Assumpcions - There are no losses to other cells • Dependències • Transistor sizes • Interconnect load • Power supply voltage • Temperature • Process condition

38. Model de cel·la Vertical Horitzontal Modeltage • Arbre de models MODEL DE XIP + MODEL DE BLOC PDN model Exemple: • 6 blocs • 3 stripes verticals • 8 stripes horitzontals Corrent de commutació Impedàncies

39. v+ … i+ v- … i- Modelatge • Model de xip Caixa negre A. B Columna M, D Z1, Z2, isw ZPAD • Cada component està definit per les seves matriusAiB.

40. Model de cel·la Vertical Horitzontal Modelatge • Arbre de models MODEL DE XIP MODEL DE BLOC + PDN model Corrent de commutació Impedàncies RLGC Família de models