Struttura dei calcolatori (cenni)

1. UNIVERSITA’ DI CATANIA Dip. di Matematica e Informatica Struttura dei calcolatori (cenni) Corso: Architetture degli Elaboratori Docente: Franco Barbanera Lucidi by G. Bella

2. Processore (CPU) bus Componenti fondamentali dispositivi di input/output (I/O) Memoria principale Unità disco Stampante F. Barbanera, G. Bella 2 Struttura dei Calcolatori v.2.1

3. Processore (CPU) Il Processore L’unita’ di controllo legge le istruzioni dalla memoria centrale e ne determina il tipo unita’ di controllo L’unita’ aritmetico-logica esegue operazioni aritmetiche e logiche necessarie per l’esecuzione delle istruzioni unita’ aritmetico logica (ALU) La memoria e’ un insieme di registri. Ogni registro puo’ memorizzare un valore piu’ o meno grande, dipendente dalle dimensioni del registro. Lettura o scrittura su registro sono molto veloci. memoria ad alta velocita’ F. Barbanera, G. Bella 3 Struttura dei Calcolatori v.2.1

4. ALU Il data path registri L’ALU, i registri e molti bus costituiscono il data path. registri di input L’ALU puo’ avere 2 registri di input e 1 di output. I registri sono collegati ai registri di input. Il registro di output e’ collegato ai registri. registro di output F. Barbanera, G. Bella 4 Struttura dei Calcolatori v.2.1

5. A B A + B Le istruzioni A registri B • registro-memoria: trasferisce un dato dalla memoria (esterna) ai registri, o viceversa registri di input • registro-registro: trasferisce un dato da un registro a un altro ALU Ciclo del data path: passaggio di due operandi attraverso la ALU e memorizzazione del risultato nei registri. registro di output A + B F. Barbanera, G. Bella 5 Struttura dei Calcolatori v.2.1

6. Implementazione delle istruzioni • via hardware, nella CPU • via software, ossia con un interprete implementato secondo (1) • Esistevano le architetture CISC (Complex Instruction Set Computer), sostenute dai colossi IBM, VAX, Intel, … • basate su molte e complicate istruzioni, interpretate • Nascono negli anni ’80 le architetture RISC (Reduced Instruction Set Computer), come il DEC Alpha, • basate su poche e semplici istruzioni, non interpretate Oggi, anche il Pentium e’ ibridato con tecnologia RISC. F. Barbanera, G. Bella 6 Struttura dei Calcolatori v.2.1

7. Parallelismo delle istruzioni Prefetching. Esecuzione di un’istruzione divisa in due fasi: lettura dalla memoria ed esecuzione vera e propria. Pipelining. Esecuzione di un’istruzione divisa in molteplici fasi, ognuna gestita da un pezzo di hardware dedicato. stadio 1 stadio 2 stadio 4 stadio 3 stadio 5 lettura delle istruzioni decodifica delle istruzioni lettura degli operandi esecuzione delle istruzioni scrittura F. Barbanera, G. Bella 7 Struttura dei Calcolatori v.2.1

8. stadio 1 stadio 2 stadio 4 stadio 3 stadio 5 lettura delle istruzioni decodifica delle istruzioni lettura degli operandi esecuzione delle istruzioni scrittura decodifica delle istruzioni lettura degli operandi esecuzione delle istruzioni scrittura Parallelismo delle istruzioni Doppio Pipelining. Lo stadio di lettura legge due istruzioni mettendo ciascuna in una pipeline (con la propria ALU). Due istruzioni possono essere eseguite in parallelo se non si contendono la stessa risorsa, e non dipendono l’una dal risultato dell’altra. F. Barbanera, G. Bella 8 Struttura dei Calcolatori v.2.1

9. ALU ALU stadio 1 stadio 2 stadio 3 stadio 5 LOAD lettura delle istruzioni decodifica delle istruzioni lettura degli operandi scrittura STORE Floating point Parallelismo delle istruzioni Architettura superscalare. Una singola pipeline con unita’ funzionali multiple. stadio 4 F. Barbanera, G. Bella 9 Struttura dei Calcolatori v.2.1

10. Parallelismo dei processori • array processor : alto numero di coppie processore-memoria • vector processor : come sopra ma con unico sommatore per le addizioni • multiprocessori : piu’ processori con memoria condivisa • multicalcolatori : piu’ calcolatori, ciascuno con memoria privata F. Barbanera, G. Bella 10 Struttura dei Calcolatori v.2.1

11. Organizzazione della memoria registri memoria primaria cache memoria principale dischi magnetici memoria secondaria nastri dischi ottici F. Barbanera, G. Bella 11 Struttura dei Calcolatori v.2.1

12. La memoria cache • piccola e veloce, si trova sullo stesso chip del processore • contiene le parole piu’ usate • cercando una parola, il processore ispeziona prima la cache • la parola cercata viene messa in cache insieme alle sue adiacenti (principio di localita’) F. Barbanera, G. Bella 12 Struttura dei Calcolatori v.2.1

13. La memoria principale • BIT (Binary digIT ), byte, parola (word ) • Tipicamente la memoria si divide in celle (o locazioni), ciascuna contenente un fissato numero di bit • Ogni locazione ha un numero, l’indirizzo, che serve per individuarla • I byte di una parola possono essere memorizzati da sinistra a destra (big endian) o da destra a sinistra (little endian) F. Barbanera, G. Bella 13 Struttura dei Calcolatori v.2.1

14. I dischi magnetici • uno o piu’ piatti di alluminio (diametri 3-12 cm) con rivestimento magnetizzabile • testina sospesa da cuscino d’aria negli hard-disc, tocca il disco nei floppy-disc • la corrente della testina magnetizza la superficie, allineandone le particelle (scrittura) • la superficie magnetizzata induce una corrente nella testina (lettura) F. Barbanera, G. Bella 14 Struttura dei Calcolatori v.2.1

15. superficie 7 superficie 6 superficie 5 superficie 4 superficie 3 superficie 2 superficie 1 superficie 0 Piatti, testine, superfici, tracce, settori, cilindri settore (di lunghezza fissa) piatto 4 piatto 3 testine piatto 2 piatto 1 traccia (sequenza circolare di bit) cilindro (tracce in una data posizione radiale) F. Barbanera, G. Bella 15 Struttura dei Calcolatori v.2.1