1 / 30

Sissejuhatus

Sissejuhatus. Programmne realisatsioon. PC. ?. Arvuti. BUS. Mikrokontroller. RAM. CPU. ROM. Taimer. PORT. PORT. ?. Riistvaraline realisatsioon. Trükkplaat komponentidest (integralskeemidest) koostatud loogikaskeemiga. Oma mikroskeem. Üleande püstitus/ kirjeldus. Projekteerimine.

gili
Download Presentation

Sissejuhatus

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Sissejuhatus Programmne realisatsioon PC ? Arvuti BUS Mikrokontroller RAM CPU ROM Taimer PORT PORT ? Riistvaraline realisatsioon Trükkplaat komponentidest (integralskeemidest) koostatud loogikaskeemiga. Oma mikroskeem Üleande püstitus/ kirjeldus Projekteerimine Mikroskeemi valmistamise tehnoloogia Oma mikroskeem ASIC - Application Specific Integrated Circuit ? T. Evartson

  2. Sardsüsteemid Üldotstarbelised süsteemid Mikroprotsessorite turu jaotus 99% 1% Kommunikatsioonipõhised heterogeensed reaalaja süsteemid T. Evartson

  3. T. Evartson

  4. T. Evartson

  5. T. Evartson

  6. T. Evartson

  7. ASIC T. Evartson

  8. Programmeeritav loogika T. Evartson

  9. T. Evartson

  10. T. Evartson

  11. Diskreetne süsteem Mälu 1 D/A A/D DSP CKT CPU Mälu 2 FPGA Konfigutasioni mäluälu T. Evartson

  12. Integreeritud systeem FPGA D/A A/D Mälu 1 DSP CPU CKT Mälu 2 Konfigutasioni mäluälu T. Evartson

  13. SRAM tehnoloogia. SRAM triger SRAM triger MUX SRAM triger T. Evartson

  14. ANTI-FUSE tehnoloogia. Metall Amorfne räni Metall T. Evartson

  15. EPROM-i tehnoloogia MOSFET – Metal Oxide Semiconductor Fielt Effect Transistor p-MOS Gate Vgg Silicon select gate Vss Vdd Source Drain Silicon floating gate n p n n-MOS Gate Vgg Silicon select gate Vss Vdd Source Drain Silicon floating gate n p p T. Evartson

  16. T. Evartson

  17. T. Evartson

  18. Programmeeritava loogika mõisteid. T. Evartson

  19. T. Evartson

  20. FPGA CPLD SPLD PLD Hind FPGA CPLD SPLD Keerukus T. Evartson

  21. Valikud Maht (Size) Töövahendid (Tool Set) Arhitektuur 5 v I/O Madalpinge (3,3v) (Loww Voltage) Väike energiatarve (Low Power) Korpus (DIP, PLCC SSOP, jne. SPLD CPLD PLD FPGA T. Evartson

  22. T. Evartson

  23. T. Evartson

  24. SPLD ja CPLD SPLD x 1 x 2 x n . . . Puhver AND OR . . . . . . y1 y2 y m CPLD Ühenduste maatriks PLA PLA Macrocell PLA PLA PLA PLA PLA PLA PLA PLA PLA PLA Logic Block PLA PLA PLA PLA T. Evartson

  25. FPGA - Field Programmable Gate Array S/V blokk I/O Cell S/V blokk I/O Cell S/V blokk I/O Cell S/V blokk I/O Cell LB Logic Block LB Logic Block LB Logic Block S/V blokk I/O Cell S/V blokk I/O Cell LB Logic Block LB Logic Block LB Logic Block S/V blokk I/O Cell S/V blokk I/O Cell LB Logic Block LB Logic Block LB Logic Block S/V blokk I/O Cell S/V blokk I/O Cell S/V blokk I/O Cell S/V blokk I/O Cell T. Evartson

  26. Näide X2 Y = X1 X2 + X1 X3 NOT NOT X1 X1 X2 AND AND OR X3 X1 X2 Y X1 X3 T. Evartson

  27. T. Evartson

  28. FPGA ja CPLD võrdlus CPLD: • Lihtsalt leitav ajastus (Timing) • Lihtne arhitektuur • Vähem mäluelemente FPGA: • Suurem maht • Keerukas arhitektuur • Rohkem mälu FPGA Paindlik trasseering Kompromiss Rohkem I/O plokke Järjestik skeemid Rohkem mälu Lihtne CPLD Lihtne trasseering ja ajastus Vähem I/O plokke Vähem mälu Keerukas Kombinatsioon skeemid T. Evartson

  29. FPGA ja MPGA võrdlus Toote hind MPGA FPGA Seeria suurus T. Evartson

  30. T. Evartson

More Related