1 / 59

可编程 ASIC 设计

可编程 ASIC 设计. 设计流程 学时分配：2. 实例：智能烧烤机. 沙河一号智能烧烤机. 现代 IC 设计层次. 现代 IC 设计层次. 设计层次(1). 系统级. 信号转换. 数据采集. 预处理. 火候控制. 中心主控. 意外处理. 机械控制. 调料控制. 数据存储. LCD 显示控制. 键盘控制. 现代 IC 设计层次. 设计层次(2). 算法级（温度控制 ）. 新任务. 熄火. 升温. 温度到达门限. 熟了. 等待. 焦了. 喂狗. 降温. 阶段切换. 温度到达门限. 现代 IC 设计层次. alu.

hart
Download Presentation

可编程 ASIC 设计

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 可编程ASIC设计 设计流程 学时分配：2 电子科技大学

  2. 实例：智能烧烤机 沙河一号智能烧烤机 电子科技大学

  3. 现代IC设计层次 电子科技大学

  4. 现代IC设计层次 电子科技大学

  5. 设计层次(1) 系统级 信号转换 数据采集 预处理 火候控制 中心主控 意外处理 机械控制 调料控制 数据存储 LCD显示控制 键盘控制 电子科技大学

  6. 现代IC设计层次 电子科技大学

  7. 设计层次(2) 算法级（温度控制） 新任务 熄火 升温 温度到达门限 熟了 等待 焦了 喂狗 降温 阶段切换 温度到达门限

  8. 现代IC设计层次 电子科技大学

  9. alu 设计层次(3) 寄存器级(数字信号处理) MUX 寄存器 寄存器 时钟 时钟 选择 寄存器 时钟

  10. 现代IC设计层次 电子科技大学

  11. 设计层次(4) 逻辑门级(RS触发器) S Q R Q 电子科技大学

  12. 现代IC设计层次 电子科技大学

  13. 设计层次(5) 电路级(CMOS反向器) 电子科技大学

  14. 现代IC设计层次 电子科技大学

  15. 现代IC设计层次 电子科技大学

  16. “自底向上”与“自顶向下” 系统级 算法级 寄存器级 逻辑门级 电路级，版图级… 传统：自底向上 现代：自顶向下 电子科技大学

  17. ASIC半定制与全定制（1） • 半定制集成电路设计方法： 设计者可以只完成硬件的逻辑门级结构描述，然后由集成电路制造者用门阵列或者标准单元方法将逻辑门级结构映射到版图，最后制造集成电路。 • 全定制集成电路设计方法： 设计者自行设计出集成电路的掩膜版图，由集成电路制造者根据版图数据制造集成电路。 电子科技大学

  18. ASIC半定制与全定制（2） 全定制 半定制 电子科技大学

  19. 可编程ASIC • 包括CPLD，FPGA等。 • 常用于电子系统的可编程设计，以及IC设计的验证。 • 为半定制的数字系统设计提供了便利，极大降低了设计成本和风险。 电子科技大学

  20. 注意 • 以下将采用“数字集成系统”统称“ASIC”与“可编程ASIC”。 电子科技大学

  21. 数字集成系统设计与综合(1) 硬件的高层次抽象描述 • 集成电路设计过程： 硬件的低层次物理描述 • 把硬件的一种描述形式转换成另一种描述形式 采用手工方式 采用自动化的计算机辅助设计工具 设计 综合 电子科技大学

  22. 数字集成系统设计与综合(2) 设计层次 行为域 结构域 自然语言描述 系统级 自然语言综合(设计) 算法级 算法描述 电子科技大学

  23. 数字集成系统设计与综合(2) 设计层次 行为域 结构域 自然语言描述 系统级 自然语言综合(设计) 算法级 算法描述 算法综合(设计) 寄存器级 数据流图描述 电子科技大学

  24. 数字集成系统设计与综合(2) 设计层次 行为域 结构域 自然语言描述 系统级 自然语言综合(设计) 算法级 算法描述 算法综合(设计) 寄存器级 数据流图描述 逻辑综合(设计) 门级 逻辑图描述 电子科技大学

  25. 数字集成系统设计与综合(2) 设计层次 行为域 结构域 自然语言描述 系统级 自然语言综合(设计) 算法级 算法描述 算法综合(设计) 寄存器级 数据流图描述 逻辑综合(设计) 门级 逻辑图描述 版图综合(设计) 版图级 几何图形描述 电子科技大学

  26. 数字集成系统设计与综合(2) 设计层次 行为域 结构域 自然语言描述 系统级 自然语言综合(设计) 算法级 算法描述 算法综合(设计) 寄存器级 数据流图描述 逻辑综合(设计) 门级 逻辑图描述 版图综合(设计) 版图级 几何图形描述 电子科技大学

  27. 数字集成系统设计与综合(3) 综合器不可能找出硬件设计的全部可能实现方式，从而不可能得出最优的方案。 • 综合的过程由两部分组成： • 第一步：简单的转换。 • 第二步：优化。 • 有经验的电路设计者直接在中间层次(寄存器传输级等)设计 • 的硬件质量要比综合器产生的好。 • 自动综合工具被广泛采用的原因：设计方案是否最优 • 并不重要，而设计成本和设计的可靠性(不出错误)是必 • 须最先考虑的因素。 电子科技大学

  28. 注意 • 除了特别说明的地方除外，此后本门课所说的“综合”均是指“逻辑综合”。这也符合工程界的习惯。 • 相同的代码，针对不同foundry工艺库(可编程asic元件库)综合出来的电路将不相同。 • 相同的代码，用不同的综合工具综合出的电路也可能不相同。 电子科技大学

  29. 典型IC设计流程 系统设计 系统验证 电子科技大学

  30. 典型IC设计流程 系统设计 系统验证 算法设计 算法验证 电子科技大学

  31. 典型IC设计流程 系统设计 系统验证 算法设计 算法验证 RTL设计 RTL验证 电子科技大学

  32. 典型IC设计流程 系统设计 系统验证 算法设计 算法验证 注意此处是针对特定的foundry工艺库所进行的综合 RTL设计 RTL验证 逻辑综合 向foundry提交网表 电子科技大学

  33. 典型IC设计流程 系统设计 系统验证 算法设计 算法验证 RTL设计 RTL验证 逻辑综合 向foundry提交网表 Foundry进行版图设计 Foundry返回最终网表 电子科技大学

  34. 典型IC设计流程 系统设计 系统验证 算法设计 算法验证 RTL设计 RTL验证 逻辑综合 向foundry提交网表 Foundry进行版图设计 Foundry返回最终网表 后仿真 电子科技大学

  35. 典型IC设计流程 系统设计 系统验证 算法设计 算法验证 RTL设计 RTL验证 逻辑综合 向foundry提交网表 Foundry进行版图设计 Foundry返回最终网表 后仿真 foundry流片 电子科技大学

  36. 典型IC设计流程 系统设计 系统验证 算法设计 算法验证 后端流程 RTL设计 RTL验证 逻辑综合 前端流程 向foundry提交网表 Foundry进行版图设计 Foundry返回最终网表 后仿真 foundry流片 电子科技大学

  37. 典型FPGA应用设计流程 系统设计 系统验证 为什么需要后仿真和硬件验证？ 算法设计 算法验证 RTL设计 RTL验证 逻辑综合 布局布线 后仿真 数据流下载 硬件验证 电子科技大学

  38. 典型FPGA应用设计流程 系统设计 系统验证 算法设计 算法验证 EDA工具辅助完成 RTL设计 RTL验证 逻辑综合 布局布线 后仿真 数据流下载 硬件验证 电子科技大学

  39. 典型FPGA应用设计流程 系统设计 系统验证 算法设计 算法验证 本课重点！ RTL设计 RTL验证 逻辑综合 布局布线 后仿真 数据流下载 硬件验证 电子科技大学

  40. FPGA开发模型 计算机 下载电缆 目标板 电子科技大学

  41. 中国IC设计工程界中的争议话题：反向提取 电路 版图 图像识别 分析 去除封装 设计思路 芯片 背景：中国改革开放初期的“以市场换技术”战略并没有 取得预期的效果，中国的IT技术特别是IC设计一直处于 很低的水平。 电子科技大学

  42. IP CORE的三种形式 • Soft Core: 源代码或电路图； • Firm Core:综合后的网表； • Hard Core:最终版图。 电子科技大学

  43. 主流FPGA厂商及其EDA工具 • Xilinx公司， Foundation  ISE。 • Altera公司，MaxPlusII  QuartusII。 • Lattice公司。 • 第三方开发工具： • 综合工具：Synplify, Synplicity, Leonado等； • (动态)仿真工具：Modelsim等。 电子科技大学

  44. 主流ASICEDA研发商 • 开发商有Mentor Graphics、Cadence, Synopsys等。 • 其开发工具众多，按照功能主要分为设计输入、综合、版图设计、静态时序分析、动态时序分析、功耗估计、可测性分析等。 电子科技大学

  45. 一个硅谷丛林的故事 阿凡提 筋斗云 二○○一年一二月二六 于美国硅谷 电子科技大学

  46. 背景(1) • 在二十世纪七十年代的末期，集成电路的设计开始走向商业化。CAD软件出现。 • 七十年代末与八十年代初，EDA的领头羊是Calma，Computer Vision与Applicon。但是很快，从八十年代中开始，另外三家公司Mentor　Graphics，Daisy，Valid占有了市场的最大份额。 电子科技大学

  47. 从八十年代开始,无数的新兴芯片设计公司如雨后春笋般拔地而起，CAD软件行业也开始进入黄金时代。从八十年代开始,无数的新兴芯片设计公司如雨后春笋般拔地而起，CAD软件行业也开始进入黄金时代。 • 卡斯特罗: 1993  SDA 。1986，SDA的总裁。1988。SDA + ECAD  Cadence，总裁与首席执行官。 • 1988 – 1992，Cadence -- 行业龙头。 电子科技大学

  48. 92, 93年，synopsys基本垄断了前端技术; Cadence – 后端技术。 • 突然出现：Arcsys，目标：芯片布局与布线。正是Cadence的核心。 • Arcsys：1991年，由四位原是Cadence雇员的中国人成立。 • Arcsys产品：ArcCell。 电子科技大学

  49. AK47 • Cadence 徐建国B-Team，展开AK47计划 • AK47：Kill Arcsys in 47 weeks。 • 4盒，47 ＋1 颗子弹。 • 亚微米时代与超亚微米时代，通道布线技术  面积布线技术。 • 1993年，Arcsys亏损220 万美金. 电子科技大学

  50. 背叛 • Cadence内部分裂。徐建国 VS James Solomon。 • 1994年3月，徐建国: “我将去海滩”。 • B-team崩溃。Cadence防止雪崩：推迟上任；1994年内禁止招聘Cadence员工。 电子科技大学

More Related