Effets pris en compte

1. Dose cumulée Avec effet du faible débit de dose. Effets singuliers: Latch-up (SEL) Upset (SEU) Transitoire (SET) Effets pris en compte

2. La dose cumulée (1/5): définition • Effet cumulatif dû aux électrons et protons qui entraîne une dégradation progressive des paramètres du composant pouvant atteindre la perte de fonctionnalité. • Affecte les performances en fin de mission et la durée de vie du composant.

3. La dose cumulée (2/5): Spécifications d’essai • MIL 1019.5, ESA/SCC 22900 • Conditions de test proposées dans ces deux normes: • Débit de dose > 360rad/h • Annealing (recuit) 24h à 25°C et 168h à 100°C. • L’annealing est utilisé pour compenser l’effet de l’accélération du débit de dose par rapport au débit réel rencontré dans l’espace (~ 0.01 à 0.1 rad/h) et permet de concilier durée et représentativité de l’essai.

4. La dose cumulée (3/5): Spécifications d’essai suite • Problème: Ces deux normes ont été établies dans les années 80/90 à partir de travaux sur les composants CMOS. On sait aujourd’hui qu’elles ne sont pas applicables aux composants BIPOLAIRES. • Une étude du CNES et le CEM-Université de Montpellier devrait permettre d’établir à moyen terme une méthode de test en dose applicable aux composants bipolaires mais à ce jour, aucune méthode n’est formalisée.

5. CMOS Source Co60 MIL 1019.5 ou ESA/SCC 22900. ddd<360rad/h peut aussi être utilisé. BIPOLAIRE/BiCMOS Source Co60 Pas de norme. ddd<360 rad/h (plutôt 50-100 rad/h) pas de recuit. Dose cumulée (4/5): Comment tester? • Penser à étudier l’impact de la polarisation (ON/OFF) • Mise OFF: • Souvent très favorable dans le cas du CMOS • Parfois défavorable pour le bipolaire

6. Latch-Up (1/4): principe • Le passage d ’un ion entraîne la mise en conduction d’une structure thyristor parasite. • Nécessite la présence d’une structure PNPN. N P N P Passage d’un ion  photocourant mise en conduction • Sans désamorçage, le latch-up entraîne la destruction du composant par effet thermique.

7. Latch-Up (2/4): Composants sensibles Ion incident • CMOS • Bipolaire complémenté • Bipolaire non complémenté Plus le circuit CMOS est intégré, plus la charge critique est faible  Risque de latch-up N N P P P N Faible intégration  Charge critique élevée  Risque de latch-up quasi-nul N P P N N P Intérêt: temps de commutation faibles  NPN seulement car PNP pas assez rapide  Pas de latch-up possible N P N • Avec les technologies actuelles, il n’y a pas de risque de latch-up sur le Bipolaire. Seul le CMOS est sensible.

8. Latch-Up (3/4): Comment tester? • A ce jour, il n’y a pas de norme. • Le test latch-up peut être réalisé séparément (statique) ou bien couplé à un test SEU ou SET (dynamique). • Fonctions d’un test latch-up: • Polarisation • Détection (courant/tension), • Comptage • Protection (coupure d’alimentation) => Test non destructif.

9. Latch-Up (4/4): Comment tester? • test sous ions lourds. • Courbe de section efficace (cm²) fonction du LET (MeV/(mg/cm²)) • Caractérisation d’un composant: • calcul du taux d’événement par jour pour une orbite donnée grâce à des outils spécifiques tels que SPACERAD. • Cas particulier: Si LET seuil <15MeV/(mg/cm²) le composant sera aussi sensible aux protons => Si l’orbite comporte un risque protons, il faudra tester la sensibilité aux protons ou l’estimer à partir des données ions lourds puis calculer le taux d’événement protons à cumuler à celui des ions lourds.

10. UPSET (1/2): Principe • Le passage d’un ion fait commuter le transistor d’un point mémoire et change le contenu de celui ci. • Tous les composants qui contiennent des points mémoires sont sensibles à priori qu’ils soient CMOS ou Bipolaires.

11. UPSET (2/2): Comment tester? • Fonctions d’un test SEU: • Activation du composant avec des vecteurs de test permettant une couverture maximum et le test des deux valeurs possibles: 0 et 1 • Détection des erreurs • Comptage • Caractérisation d’un composant: • test sous ions lourds (idem SEL) • si LET seuil <15MeV/(mg/cm²) test aux protons.

12. Transitoire (1/2): Principe • Le passage d’un ion entraîne la perturbation transitoire d’un signal analogique. • Tous les composants sont sensibles à priori qu’ils soient CMOS ou Bipolaires, numériques ou analogiques. • Sur un composant numérique séquentiel, un transitoire s’il est mémorisé aura la même conséquence qu’un SEU.  On ne fait pas d’analyse SET sur les composants numériques séquentiels. Seuls les composants analogiques ou numériques purement combinatoires sont concernés.

13. Transitoire (2/2): Comment tester? • Fonctions d’un test SET: • Activation du composant avec des vecteurs de test permettant une couverture maximum et le test des différents niveaux possibles. • Détection et mémorisation des erreurs • Comptage • Caractérisation d’un composant: • test sous ions lourds (idem SEL) • si LET seuil <15MeV/(mg/cm²) test aux protons.

14. En résumé un CAN est potentiellement sensible: • A la dose cumulée (consommation, précision, vitesse, variation de Vref). • Au SEL s’il est en technologie CMOS ou BiCMOS. • Aux SEU sur la chaine numérique. • Aux transitoires sur Vref. • Avec la complexité croissante des CAN, on observe désormais des SEU ou SET qui ont pour conséquence des pertes de fonctionnalité ou des reconfigurations. • Nécessité de réaliser des essais

15. Problèmes rencontrés lors des essais • Test en dose: • test à fréquence élevée (précision de mesure, bruit) • Test sous ions lourds: • Ouverture des composants • Vitesse d’exécution à distance et en ambiance bruitée (gamelle de test sous vide avec pompes) • Choix de la méthode de test pour le SEU et le SET • Golden chip (témoin hors faisceau) • Virtual golden chip (enregistrement hors faisceau) • Comparaison états successifs (ex: rampe de tension)