210 likes | 320 Views
PSI 2223 – Introdução à Eletrônica Programação para a Terceira Prova. 17ª Aula: O Transistor de Efeito de Campo. Ao final desta aula você deverá estar apto a: Contar um pouco da história do transistor de efeito de campo (FET)
E N D
PSI 2223 – Introdução à Eletrônica Programação para a Terceira Prova PSI2223 1
17ª Aula: O Transistor de Efeito de Campo • Ao final desta aula você deverá estar apto a: • Contar um pouco da história do transistor de efeito de campo (FET) • Explicar porque empregamos os nomes “MOSFET canal n” ou “MOSFET canal p” • Mostrar o princípio de funcionamento do FET tipo MOS • Explicar o comportamento da corrente de dreno em um gráfico corrente de dreno em função da tensão dreno-fonte • Identificar as regiões triodo e de saturação, mostrando onde o transistor MOSFET possui uma relação ôhmica entre ID e VDS PSI2223 2
Transistores de Efeito de Campo (FET – Field Effect Transistors) • MOSFET (Metal-Oxide-Semiconductor) • JFET (Junction) • MESFET (MEtal-Semiconductor) PSI2223 3
O Primeiro Transistor O físico Julius Edgar Lilienfeld patenteou o transistor em 1925, descrevendo um dispositivo similar ao transistor de efeito de campo (FET). No entanto, Lilienfeld não publicou nenhum artigo científico sobre sua descoberta nem a patente cita nenhum dispositivo construído. Em 1934, o inventor alemão Oskar Heil patenteou um dispositivo similar. PSI2223 4
A patente do Primeiro Transistor (1925) PSI2223 5
A patente do Primeiro Transistor (1925) PSI2223 6
IDS D G VDS S VGS Transistor NMOSFET(Metal-Oxide-Semiconductor Field Effect Transistor, canal N, tipo Enriquecimento) Porta (G-Gate) Dreno (D-Drain) Fonte (S-Source) Metal Óxido Sem. N+ N+ P Substrato (B-Body) PSI2223 7
IDS D G VDS S VGS Transistor NMOSFET(Metal-Oxide-Semiconductor Field Effect Transistor, canal N, tipo Enriquecimento) VDS IDS VGS W Metal (condutor) Óxido de porta (isolante) xox Porta N+ N+ L Fonte Dreno P Substrato (ou Corpo) PSI2223 8
Transistor - NMOSFET Porta (G) Alumínio Dreno (D) Fonte (S) PSI2223 9
11 10 16G Memória 64G 10 4G Microprocessador 10 1G 9 256M 10 Cell 64M Power5 8 10 16M Opteron 64 G4 4M 7 Pentium IV 10 1M Pentium Transistores por circuito integrado 6 10 256k 64k 80486 16k 68040 5 10 4k 68000 1k 4 10 8086 8080 3 10 2010 1990 1970 1980 2000 ANO Lei de MOORE (dobra a quantidade de transistores a cada 18 meses) PSI2223 10
Porta (V ) GS Fonte Dreno (V ) DS Metal Isolante W y N N Si - P x P L Substrato (V B) Transistor NMOSFET PSI2223 11
Porta (V ) GS Fonte Dreno (V ) DS Metal Isolante W N N Si - P P L Substrato (V B) Transistor NMOSFET : Região de Corte 1: Se a Fonte e o Substrato estiverem aterrados, não haverá corrente na junção Fonte-Substrato. 2: Se a tensão aplicada no dreno for positiva, a junção dreno-substrato estará reversamente polarizada, e portanto não haverá corrente significativa nestes terminais. 3: A porta é isolada do substrato. Nesta condição não haverá corrente fluindo em nenhum dos terminais. PSI2223 12
Lei de MOORE PSI2223 13
FET tecnologia 65nm O Transistor FET moderno Lporta = 35 nm tox= 1.2 nm n= Silício tensionado de 2ª geração Ron= NiSi para baixa resistência parasita PSI2223 14
Transistores de Efeito de Campo (FET – Field Effect Transistors) • MOSFET (Metal-Oxide-Semiconductor) • JFET (Junction) • MESFET (MEtal-Semiconductor) PSI2223 15
Porta (G-Gate) Fonte (S-Source) Dreno (D-Drain) Metal Óxido Sem. N+ N+ P IDS D G Substrato (B-Body) VDS S VGS Transistor NMOSFET(Metal-Oxide-Semiconductor Field Effect Transistor, canal N, tipo Enriquecimento) PSI2223 16
Porta (V ) GS Fonte Dreno (V ) DS Metal Isolante W x N N Si - P y P L Substrato (V B) Transistor NMOSFET PSI2223 17
Porta (V ) GS Fonte Dreno (V ) DS Metal Isolante W N N Si - P P L Substrato (V B) Transistor NMOSFET : Região de Corte 1: Se a Fonte e o Substrato estiverem aterrados, não haverá corrente na junção Fonte-Substrato. 2: Se a tensão aplicada no dreno for positiva, a junção dreno-substrato estará reversamente polarizada, e portanto não haverá corrente significativa nestes terminais. 3: A porta é isolada do substrato. Nesta condição não haverá corrente fluindo em nenhum dos terminais. PSI2223 18
Porta (VGS ) ) Fonte Dreno (V DS Metal Isolante W N Região de depleção N Si - P canal invertido (eletrons) P ) Substrato (V B Transistor NMOSFET : VGS > Vt (tensão de limiar) 1: Quando a tensão aplicada na porta (VGS) for acima da tensão de limiar (Vt – Threshold voltage), será formada uma camada de inversão composta de eletrons. 2: Uma região tipo N, chamada de canal de inversão, conecta as regiões de fonte e dreno. Nesta condição uma corrente fluirá do dreno para a fonte. PSI2223 19
N N P Aplicando um pequeno valor de VDS(comportamento resistivo) PSI2223 20
N N P A operação com o Aumento de VDS Figura 5.5 PSI2223 21