1 / 29

INF1400 – Kap 10 CMOS Teknologi

INF1400 – Kap 10 CMOS Teknologi. CMOS eksempler. - Inverter. - NAND / NOR. - Fulladder. Hovedpunkter. MOS transistoren. Komplementær MOS (CMOS). CMOS teknologiutvikling. NMOS transistoren. NMOS (Negative doped Metal Oxide Silicon). En 3 (4) terminals komponent. Drain. Drain.

ivy-michael
Download Presentation

INF1400 – Kap 10 CMOS Teknologi

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. INF1400 – Kap 10CMOS Teknologi

  2. CMOS eksempler • - Inverter • - NAND / NOR • - Fulladder Hovedpunkter • MOS transistoren • Komplementær MOS (CMOS) • CMOS teknologiutvikling

  3. NMOS transistoren • NMOS(Negative doped Metal Oxide Silicon) • En 3 (4) terminals komponent • Drain • Drain • Symbol: • Gate • Gate • Source • Source • Spenningen på gate bestemmer om transistoren leder strøm mellom drain og source terminalene

  4. NMOS transistoren Isolasjon Gate Ledning Ledning poly n+ n+ Silisiumskive p- Source Drain p- Silisiumskive n+ poly n+ Sett fra siden p- : Svakt positivt dopet silisium n+ : Sterkt negativt dopet silisium (ledende) Sett ovenifra poly : Polykrystalinskt silisium (ledende)

  5. NMOS transistoren n+ og poly leder strøm, p- leder også strøm til en viss grad Isolasjon Gate poly Source Drain Strøm (elektroner) kan ikke gå i fra p- til n+materiale n+ n+ p- Silisium skive Strøm kan derfor i utgangspunktet ikke gå i fra source til drain

  6. NMOS transistoren Hvis man setter en positiv spenning på gate terminalen (5V)* i forhold til silisiumskiven, dannes det et n+ lag under gate terminalen Isolasjon Gate Source Drain 5V n+ n+ 0V p- Silisium skive Nå kan det gå strøm i mellom source og drain * Forutsetter en 5V prosess i alle påfølgende forklaringer

  7. NMOS transistoren NMOS brukt som styrt bryter (digital anvendelse) Metall- ledning Metall- ledning Gate Bryter ekvivalent 0V n+ n+ p- 0V Metall- ledning Metall- ledning Gate 5V Bryter ekvivalent n+ n+ p- 0V

  8. PMOS transistoren • PMOS (Positive doped Metal Oxide Silicon) • En 3 (4) terminals-komponent • Source • Source • Symbol: • Gate • Gate • Drain • Drain • Spenningen på gate bestemmer om transistoren leder strøm i mellom drain og source terminalene

  9. PMOS transistoren Isolasjon Gate N-brønn poly Drain Source p+ poly p+ p+ p+ n- N-brønn n- p- Silisiumskive p- Silisiumskive Sett fra siden Sett ovenifra n- : Svakt negativt dopet silisium p+ : Sterkt positivt dopet silisium (ledende) poly : Polykrystalinskt silisium (ledende)

  10. PMOS transistoren p+ og poly leder strøm, n- leder også strøm til en viss grad Gate poly Source Drain Strøm (elektroner) kan ikke gå i fra p+ til n- materiale p+ p+ n- N-brønn p- Silisium skive Strøm kan derfor i utgangspunktet ikke gå i fra drain til source

  11. PMOS transistoren Hvis man setter en negativ spenning på gate- terminalen (-5V) i forhold til brønnen, dannes det et p+ lag under gate- terminalen Gate Source Drain 0V p+ p+ n- N-brønn 5V p- Silisium skive Nå kan det gå strøm mellom drain og source

  12. PMOS transistoren PMOS brukt som styrt bryter (digital anvendelse) Metall- ledning Metall- ledning Gate Bryter ekvivalent 5V p+ p+ n- 5V Metall- ledning Metall- ledning Gate 0V Bryter ekvivalent p+ p+ n- 5V

  13. CMOS kretser CMOS (Complementary MOS) inverter Gnd Vdd n+ n+ p+ p+ Vdd n- 5V p- 0V Sett fra siden Metall Poly x x´ x n- gnd p- x´ Sett ovenifra Kontakt fra metall til n+

  14. CMOS inverter 0V 0V Tilstand 1 - 0V inn, 5V ut Gnd Vdd 5V n+ n+ p+ p+ Vdd n- 5V p- 0V Sett fra siden 0V 5V 0V n- Gnd e- Vdd Gnd p- 5V Sett ovenifra

  15. CMOS inverter 5V 5V Tilstand 2 - 5V inn 0V ut 0V Gnd Vdd n+ n+ p+ p+ Vdd n- 5V p- 0V Sett fra siden 5V 0V 5V n- Gnd e- Vdd Gnd 0V p- 0V Sett ovenifra

  16. CMOS NAND-krets Vdd Vdd Både A og B må være 5Vfor å koble utgangen ned til 0V A B (AB)´ A B Gnd

  17. CMOS NAND-krets A B B A Vdd n- (AB)´ 5V A 0V (AB)´ B p- Gnd Utlegg Skjema

  18. CMOS NOR-krets Det holder at enten A eller B er 5Vfor å koble utgangen ned til 0V A B (A+B)´ A B

  19. CMOS NOR-krets A A B Vdd n- B 5V (A+B)´ (A+B)´ 0V Gnd B A Utlegg Skjema

  20. CMOS-kretser En enkel CMOS port kan implementere generelle funksjoner A C Eksempel: F = (C(A+B))´ B A B C (C(A+B))´ Vdd n- p- C (C(A+B))´ A B Gnd

  21. CMOS-kretser Eksempel: Fulladder

  22. CMOS - teknologiutvikling Skalering– reduksjon i geometriske størrelser • Gate isolasjon: Vanlig tykkelse 1.2nm – 7nm State of the art: <3 atomlag Gevinst ved reduksjon i tykkelse: Raskere transistor • Transistor lengde: Vanlig lengde: 0.06mm-0.35mm • State of the art: <32nm Gevinst ved reduksjon i lengde: Raskere transistor poly Isolasjon:Silisiumoksyd n+ n+ p- Silisiumskive Transistorlengde

  23. CMOS - teknologiutvikling Sideeffekt ved skalering: Forsyningsspenningen må reduseres • Flere metall lag– Mer 3 dimensjonal ledningsstruktur Vanlig antall metall lag: 5 - 12 Eksempel: Xilinx – Virtex V FPGA 65nm transistorlengde, 12 metall lag, Vddkjerne = 1V

  24. CMOS - teknologiutvikling Eksempel på mikrochip overflate Transistor Metall ledninger 32nm

  25. CMOS - teknologiutvikling Intel 90nm prosess

  26. CMOS - teknologiutvikling Intel 90nm prosess Tverrsnitt av metall ledinger i 7 lag

  27. CMOS - teknologiutvikling

  28. Kurs i CMOS design ved IFI • INF3400/4400 - VLSI Design (vår) • INF3420/4420 - Prosjektoppgave i mikroelektronikk (vår)

  29. Oppsummering • MOS transistoren • Komplementær MOS (CMOS) • CMOS eksempler • - Inverter • - NAND / NOR • - Fulladder • CMOS teknologi 2009 • Designeksempler (Cadence)

More Related