1 / 11

Prueba Nº 2 17 de Junio de 2009

UNIVERSIDAD DE SANTIAGO FACULTAD DE INGENIERIA INGENIERIA ELECTRICA. Curso: Sistemas Lógicos y Computadores. Prueba Nº 2 17 de Junio de 2009. 1.- Diseñe un divisor de frecuencia por 40. Indique en que línea se debe conectar la frecuencia de entrada y dónde se obtiene la frecuencia de salida.

julie
Download Presentation

Prueba Nº 2 17 de Junio de 2009

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript


  1. UNIVERSIDAD DE SANTIAGO FACULTAD DE INGENIERIA INGENIERIA ELECTRICA Curso: Sistemas Lógicos y Computadores Prueba Nº 2 17 de Junio de 2009

  2. 1.- Diseñe un divisor de frecuencia por 40. Indique en que línea se debe conectar la frecuencia de entrada y dónde se obtiene la frecuencia de salida. Para obtener un divisor de frecuencia por 40, basta diseñar un contador módulo 40. La frecuencia a dividir se aplica a la entrada de reloj del 1° flip-flop y la frecuencia de salida se obtiene de la salida Q del último FF. Se requiere 6 FF y se debe resetear con la cuenta 40. En binario, esto es: QF = 1, QE = 0, QD = 1, QC = 0, QB = 0 y QA = 0. Luego, el circuito es:

  3. 2.- Defina claramente cada uno de los siguientes términos 2.1 Demultiplexer 2.2 Latch 2.3 Registro 2.4 Transistor Bipolar 2.5 Contador Digital 2.6 Módulo de un contador 2.1 Demultiplexer es un circuito combinacional que posee una sola entrada de DATO y varias líneas de salida. Mediante señales de control, se selecciona a que línea de salida se envía el DATO presente en la entrada. 2.2Latches un circuito básico, a partir del cual se construyen los flip-flops. Pueden ser construídos con 2 compuertas NAND o 2 compuertas NOR y se caracterizan porque la salida de una compuerta se conecta a la entrada de la compuerta complementaria y viceversa. Este circuito es capaz de memorizar información. 2.3 Registro es un circuito secuencial capaz de almacenar información mientras está energizado. Se construyen en base a flip-flops tipo D.

  4. 2.- Defina claramente cada uno de los siguientes términos 2.1 Demultiplexer 2.2 Latch 2.3 Registro 2.4 Transistor Bipolar 2.5 Contador Digital 2.6 Módulo de un contador 2.4 Transistor bipolar es un dispositivo construído en base a semiconductores tipo N y P. Existen 2 tipos de transistores: PNP y NPN. Sus terminales se denominan Base, Emisor y Colector. Cuando se hace circular corriente entre base y emisor, la impedancia entre colector y emisor es mínima y permite la circulación de una corriente mayor entre colector y emisor. 2.5 Contador Digital es un circuito secuencial que permite contabilizar el número de pulsos que llegan a su entrada de reloj. La cuenta binaria de los pulsos aparece en la salida de los flip-flops que lo forman. Pueden clasificarse en 2 grandes grupos: Asincrónicos y Sincrónicos. . 2.6 Módulo de un Contadores el número de cuentas distintas por las que pasa un contador.

  5. 3.- Diseñe un contador asincrónico ascendente módulo 25. Use los flip flops que estime conveniente. Un contador asincrónico ascendente puede obtenerse usando flip flops tipo T, activos con el flanco de bajada, conectando la salida Q de un flip flop a la entrada de clock del flip flop siguiente. La entrada T debe estar conectada permanentemente a Vcc. Con 4 flip flops se puede contar de 0 a 15, por lo tanto este número de flip flops es insuficiente. Con 5 flip flops se puede contar de 0 a 31. En consecuencia el contador tendrá 5 flip flops y la cuenta deberá resetearse cuando alcanza el valor binario correspondienta a 25. Es decir contará de 0 a 24. La cuenta 25 en binario es 11001, es decir: QE = 1, QD = 1, QC = 0, QB = 0 y QA = 1. Cuando la cuenta llega a este número, es la primera vez que QE, QD y QA tienen simultáneamente el valor 1. Por lo tanta, a través de una compuerta NAND de 3 entradas, se generará la señal CLEAR que reseteará a todos los flip flops volviendo la cuenta a 0. El diseño del circuito es el siguiente:

  6. Diseño del contador asincrónico ascendente módulo 25

  7. 4.- Dibuje el Diagrama de Tiempos del siguiente circuito. La salida de todos los flip flops es inicialmente 0. Considere 10 pulsos de la señal de reloj.

  8. 5.- Señale las diferencias que usted identifica entre los siguientes circuitos: 5.1 Registro Serie y Registro Paralelo 5.2 Codificador y Multiplexer 5.3 Half Adder y Full Adder 5.4 Contador asincrónico y sincrónico 5.5 Latch y Flip-Flop 5.6 Polarización directa e inversa 5.1 Cuando se aplica un pulso de la señal de reloj, el Registro Serie transfiere solamente un bit de un FF al siguiente. En cambio, cuando se aplica un pulso de la señal de reloj, el Registro Paralelo transfiere todos los bits que están a la entrada inmediatamente a la salida. 5.2 Un codificador entrega en su salida, un código correspondiente a la infor mación presente en su entrada. En cambio, el multiplexer entrega en su única salida el dato correspondiente al canal de entrada seleccionado mediante laslíneas de control. 5.3 El circuito Half Adder es capaz de sumar solamente 2 bits. El circuito Full Adder, en cambio, es capaz de sumar 3 bits.

  9. 5.- Señale las diferencias que usted identifica entre los siguientes circuitos: 5.1 Registro Serie y Registro Paralelo 5.2 Codificador y Multiplexer 5.3 Half Adder y Full Adder 5.4 Contador asincrónico y sincrónico 5.5 Latch y Flip-Flop 5.6 Polarización directa e inversa 5.4 Un contador asincrónico se caracteriza porque la salida de un FF es la señal de reloj del FF siguiente. El contador sincrónico, en cambio, tiene todos los FF conectados a una señal de reloj única. 5.5 El circuito Latch es la unidad base con la cual se construyen todos FF. En otras palabras, el circuito Latch es parte de un FF. 5.6 La polarización directa de una unión PN se caracteriza porque el terminal positivo de la fuente se conecta al semiconductor tipo P y el terminal negativo se conecta al semiconductor tipo N. En la polarización inversa los terminales se conectan exactamente al revés.

  10. 6.- Dibuje los Diagrama de Tiempos de los siguientes circuitos. La salida de todos los flip flops es inicialmente 0. Considere 10 pulsos de la señal de reloj.

  11. 6.- Dibuje los Diagrama de Tiempos de los siguientes circuitos. La salida de todos los flip flops es inicialmente 0. Considere 10 pulsos de la señal de reloj.

More Related