1 / 3

Arquiteturas de Alto Desempenho Objetivo:

Arquiteturas de Alto Desempenho Objetivo: Ao final do período, o aluno deverá ser capaz de especificar, modelar e sintetizar projetos de redes de interconexão em sistemas embutidos. Carga horária: Teoria - 60ha (4ha por semana). Arquiteturas de Alto Desempenho Ementa:

meagan
Download Presentation

Arquiteturas de Alto Desempenho Objetivo:

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Arquiteturas de Alto Desempenho Objetivo: Ao final do período, o aluno deverá ser capaz de especificar, modelar e sintetizar projetos de redes de interconexão em sistemas embutidos. Carga horária: Teoria - 60ha (4ha por semana)

  2. Arquiteturas de Alto Desempenho • Ementa: • Conceito de redes embutidas (NoCs); • Problemas e soluções para infra-estrutura básica de comunicação num sistema embutido a multi-funções; • Organização de comunicações embutidas; • Protocolos para comunicações embutidas; • Modelagem e implementação de redes embutidas.

  3. Arquiteturas de Alto Desempenho • Bibliografia: • Network on Chip, H. Tenhunen e A. Jantsch, Springer, 2003; • A Network on Chip Architecture and Design Methodology, Shashi Kumar et al, Proceedings of the IEEE Computer Society Annual Symposium on VLSI (ISVLSI’02), 2002; • Networks on Chip: a New SoC Paradigm, L. Benini e G. De Micheli, IEEE Computer, 35 (1), pp. 70-78, 2002; • The Network-on-Chip Paradigm in Practice and Research, A. Ivanov e G. De Micheli, IEEE Design & Test of Computers, v. 22, n. 5, pp. 399-403, 2005.

More Related