1 / 14

PCI

PCI. Características generales. Denominado Bus de Expansión o Bus de Sistema Adoptado por Intel a partir de los pentium ISA => EISA => VESA => PCI Síncrono: Freq=33 MHz. ( 66 MHz ) 32 líneas de Datos/Direcciones ( 64 ) Tasa de transferencia de 132 MB/s Bus múltiple.

oren
Download Presentation

PCI

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. PCI

  2. Características generales • Denominado Bus de Expansión o Bus de Sistema • Adoptado por Intel a partir de los pentium • ISA => EISA => VESA => PCI • Síncrono: Freq=33 MHz. (66 MHz) • 32 líneas de Datos/Direcciones (64) • Tasa de transferencia de 132 MB/s • Bus múltiple. • Varios segmentos interconectados por interfaces (bridges) de bus (pci-pci, pci-?)

  3. Procesador Cache Adaptador Audio Adaptador Vídeo Interfaz/ Mem controler Memoria LAN SCSI Adaptador Bus expansion E/S básico Arquitectura

  4. Ubicación

  5. Protocolo • Tres tipos de Dispositivos: • Maestros (Initiators): Inician una transacción • Esclavos (Targets): Contestan a una transacción • Interfaces de bus (Host-PCI, PCI-PCI, PCI-?) • Ciclo mínimo de 2 periodos • Fase de dirección • Fase de datos • La fase de datos puede repetirse “indefinidamente” (ciclos burst indefinidos)

  6. patillaje

  7. Arbitraje • Un árbitro centralizado. • Líneas de petición REQ# • Líneas de cesión GNT# • Las líneas dedicadas por dispositivo pinchado (slot) • El arbitraje no consume ciclos de reloj del bus (no se usan transacciones en el bus para resolverlo)

  8. Cronograma arbitraje

  9. Tipos de transacciones. C/BE[3:0]: Durante el periodo de dirección contiene el código de la transacción. Durante la fase de datos contiene la “habilitación de la vía de datos”

  10. Transacción de Lectura

  11. Transacción de Reconocimiento de Interrupción

  12. Transacción protegida

  13. Transacción de 64 bits de datos (opcional) • Son un conjunto de líneas que permiten transacciones de 64 bits. • Para poder utilizarlo, el iniciador primero debe solicitar la disponibilidad del dispositivo: REQ64#. • El dispositivo debe responder indicando que es capaz de ese tipo de transacciones: ACK64# • Entonces el iniciador trabajará con las líneas accesorias AD[63:32], C/BE[7:4], PAR64 • Parity Upper DWORD is the even parity bit that protects AD[63:32] and C/BE[7:4]#.

  14. continuará...

More Related