Download
1 / 25
250 likes | 618 Views
第 3 章 Altera 公司的 CPLD/FPGA 介绍. 3.1 Altera 公司的器件系列. MAX 系列 ：在 MAX 3000A 、 MAX7000S/AE/B 等 CPLD 器件中，基本构造块称为宏单元（ Macrocell ），宏单元由可编程的 “ 与阵 ” 和固定的 “ 或阵 ” 构成。. 一、 Altera 的 CPLD. MAXII 器件： 传统的 CPLD 完全不同，摒弃了传统的宏单元体系，采用查找表（ LUT ）体系和行列布线，无需外部配置。 成本降低一半，功耗只有其十分之一。. 1.FLEX 系列： 10K 、 10A 、 10KE
E N D
3.1 Altera公司的器件系列 • MAX系列：在MAX 3000A、MAX7000S/AE/B等CPLD器件中，基本构造块称为宏单元（Macrocell），宏单元由可编程的“与阵”和固定的“或阵”构成。 一、Altera的CPLD • MAXII器件：传统的CPLD完全不同，摒弃了传统的宏单元体系，采用查找表（LUT）体系和行列布线，无需外部配置。成本降低一半，功耗只有其十分之一。
1.FLEX系列：10K、10A、10KE 2.ACEX 1K系列： 基于查找表结构的低成本FPGA，集成度在3万到几十万门之间 3.APEX系列：20K、20KE 3万门到150万门，多核结构设计的FPGA 4. Cyclone系列： Cyclone、 Cyclone II 全铜、1.2V/1.5V、90nm/130nm的SRAM工艺，成本低，容量高，速度快 5. Stratix系列: Stratix、 Stratix II • 大容量存储资源，三种嵌入式存储模块类型适应设计的需求 • 多种DSP模块使stratix器件具备大数据量的数字信号处理能力 • 支持多种I/O标准和高速接口 • 采用嵌入式锁相环（PLL）管理片内和片外时钟 ，具备时钟管理功能 • Nios嵌入式处理器 • 器件配置和远程系统升级 二、Altera的FPGA
三、宏功能块及IP核 为了支持SOPC的实现，Altera提供了性能优良的宏模块、IP核以及系统集成等完整的解决方案，减少了设计风险，缩短开发周期，提高所设计系统的总体性能。 IP模块的两种开发方式： • AMPP（Altera Megafunction Partner Program），是ALtera宏功能模块、IP核开发伙伴组织，提供基于Altera器件的优化的宏功能模块、IP内核。 • MegaCore，是Altera自行开发完成的，包括数字信号处理、图像处理、通信、接口、处理器等种类的IP核， Quartus II、MAX+plus II软件提供对宏功能模块进行编译和仿真，测试其性能。
3.5 CYCLONE II器件介绍 3.5.1 Cyclone II器件的主要特性和基本结构
3.3.2 Cyclone II器件的主要资源介绍 • 逻辑阵列块 • MultiTrack互连 • 全局时钟网络和锁相环 • 嵌入式存储器 • 嵌入式乘法器 • IOE
1. LE (Logic Element) • 4输入查找表相当于4输入的函数发生器，能够实现4变量输入的所有逻辑。 • 一个可编程寄存器。 • 一个进位链连接。 • 一个寄存器链连接。 • 能够驱动所有的可能的互连，包括本地互连、列间、行间、寄存器链及直接互连。 • 支持寄存器打包。 • 支持寄存器反馈。
2. LAB (Logic Array Blocks) 每个LAB包括16个LE、LAB控制信号（清除、时钟、时钟使能、复位等）、LE进位链、寄存器进位链及LAB本地互连。
3. MultiTrack互连 行互连
4Kx1 2k x 2 256 x 16 128x32 5.嵌入式存储器 • M4K RAM的特性
