Klasičan CMOS sklop

2. Klasičan CMOS sklop

3. Svojstva klasičnog CMOS sklopa • lokalna n–podloga • oksidna izolacija (LOCOS) • podešavanje napona praga ionskom implantacijom kanala • polisilicijske upravljačke elektrode

4. Submikrometarski CMOS sklop

5. Svojstva sumikrometarskog CMOS sklopa • plitka žljebna izolacija (engl. shallow trench isolation – STI) • n+ polisilicij nMOS tranzistora i p+ polisilicij pMOS tranzistora • dodatni slabo vodljivi slojevi uvoda i odvoda (engl. lightly doped drain – LDD) • kontakti elektroda izvedeni sa slojem silicida

6. Tehnološki proces • 0,18 μm‑ski CMOS proces tvrtke TSMC (Taiwan Semiconductor Manufacturing Corporation) pod šifrom “tsmc-018-t29b_mm_non_epi” • Parametri procesa preuzeti su sa web stranice http://www.mosis.org/

7. MOS tranzistorStrujno‑naponske karakteristike Područje zapiranja: za uGS < UGS0 iD = 0 Triodno područje: za uGS > UGS0 koeficijent struje:

8. MOS tranzistorNapon praga uz napon podloge uBS = 0 u inverziji:

9. MOS tranzistorNapon praga - utjecaj napona podloge

10. MOS tranzistorZasićenje tranzistora s dugim kanalom Područje zasićenja: za uDS > uGS-UGS0

11. MOS tranzistorIzlazne karakteristike tranzistora s dugim kanalom

12. MOS tranzistorDriftna brzinanosilaca aproksimacija:

13. MOS tranzistorZasićenje tranzistora s kratkim kanalom Područje zasićenja brzine nosilaca: za uDS > UDSs struja dovoda

14. MOS tranzistorIzlazne karakteristike tranzistora s kratkim kanalom

15. MOS tranzistorUsporedba izlaznih karakteristika dugi kanal kratki kanal za UDS= UGS= 1,8 V ID= 310 mA ID= 242 mA

16. MOS tranzistorUsporedba prijenosnih karakteristika dugi kanal kratki kanal

17. MOS tranzistorIzlazne karakteristike pMOS tranzistora

18. MOS tranzistorIzlazne karakteristike nMOS i pMOS tranzistora nMOS tranzistor pMOS tranzistor za |UDS |=|UGS |= 1,8 V ID= 242 mA ID=  119 mA

19. MOS tranzistorPodručje struje početka protjecanja Za uGS > UGS0

20. MOS tranzistorKapaciteti MOS kapaciteti: CGS, CGB i CGD Kapaciteti osiromašenih slojeva:CBS i CBD

21. MOS tranzistorStruktura maksimalna vrijednost kapaciteta kanala kapaciteti preklapanja ukupni MOS kapaciteti

22. MOS tranzistorRaspodjela kapaciteta kanala pri prijelazu iz triodnog područja u područje zasićenja uzUDS=0

23. MOS tranzistorKapaciteti osiromašenih slojeva Cjb - gustoće kapaciteta donjeg dijela pn spoja po jedinici površine Cjw - gustoće kapaciteta bočnih stranica po jedinici dužine u = uBS za kapacitet CBS u = uBD za kapacitet CBD

24. MOS tranzistorParametri kapacitivnog modela za 0,18 μm‑ski CMOS proces

25. MOS tranzistorSerijski otpori LRS i LRD - udaljenosti uvoda i odvoda do upravljačke elektrode RSH - slojni otpor implantiranih područja uvoda i odvoda za 0,18 μm‑ski CMOS proces: RSHn= 6,7 /, RSHp= 7,5 /

26. MOS tranzistorPravila skaliranja

27. MOS tranzistorPrimjer skaliranja

28. MOS tranzistorPredvidiv razvoj CMOS sklopova

29. MOS tranzistorSkaliranje – kratki kanal Napon praga se smanjuje sa skraćenjem kanala Napon praga praktički se linearno smanjuje s porastom naponaUDS

30. MOS tranzistorSkaliranje – kratki kanal Napon praga povećava se sa suženjem kanala

31. MOS tranzistorSPICE SPICE (Simulation Program with Integrated Circuits Emphasis) - program za električku analizu sklopova • PSpice - http://www.pspice.com/ • unutar pragrama Microwind – http://www.microwind.org/ • WinSpice - http://www.winspice.co.uk/ • LTSpice/SwitcherCAD III-http://www.linear.com/software

32. MOS tranzistorSPICE modeli • Level 1 - klasični model MOS tranzistora s dugim kanalom • Level 2 -  fizikalni model MOS tranzistora s kratkim kanalom • Level 3 – empirijski model MOS tranzistora s kratkim kanalom • BSIM (Berkeley Short‑Channel IGFET Model) -  BSIM1, BSIM2, BSIM3 i BSIM4, BSIMSOI

33. MOS tranzistorBSIM3 i BSIM4 modeli Svojstva: • za sumikrometarske tranzistore, • nekoliko stotina parametra, • uz nominalne vrijednosti parametara ovisnosti o dimenzijama kanala, • efekti kratkog kanala poput smanjenja pokretljivosti zbog vertikalnog polja u kanalu, zasićenja brzine nosilaca, promjene napona praga s naponom odvoda, modulacije dužine kanala, struje podloge, struje početka protjecanja, • jedinstven izraz za struju odvoda u svim područjima rada. Detaljniji opis modela: http://www-device.eecs.berkeley.edu/~bsim3/

34. MOS tranzistorModel za digitalne sklopove MOS tranzistor – radi kao sklopka za uGS < UGS0- sklopka je isključena za uGSUGS0- sklopka je uključena Ruk– nadomjesni otpor iz izlaznih karakteristika tranzistora

35. MOS tranzistorAnalitički model izlaznih karakteristika za uGS < UGS0 za uGS≥UGS0

36. MOS tranzistorParametri strujno-naponskih karakteristika 0,18 μm‑ski CMOS proces – parametri za digitalne sklopove (LM= 0,2 mm)

37. MOS tranzistorUsporedba realnih i aproksimiranih karakteristika

38. MOS tranzistorKapaciteti kanala – digitalni sklop prosječne vrijednosti

39. MOS tranzistorKapaciteti osiromašenih slojeva – digitalni sklop prosječna vrijednost kapaciteta

40. MOS tranzistorTranzistori za analogne sklopove • izvode se s debljim oksidom radi većeg napona napajanja, • izvode se s dužim kanalom radi većeg izlaznog otpora (LM= 1 mm), • rade u području zasićenja. Analitički model izlaznih karakteristika

41. MOS tranzistorTranzitori za analogne sklopove nMOS tranzistor pMOS tranzistor LM= 1 mm, W/L= 1,5

42. MOS tranzistorParametri strujno-naponskih karakteristika 0,18 μm‑ski CMOS proces – parametri za analogne sklopove (LM= 1 mm)

43. MOS tranzistorNadomjesni spoj za mali signal

44. MOS tranzistorNiskofrekvencijski parametri

45. MOS tranzistorKapaciteti

46. Bipolarni tranzistori Supstratni pnp tranzistor: • emiter - p+ područje uvoda ili odvoda, • baza - lokalna n‑podloga, • kolektor - zajednička p‑podloga. npn tranzistor: • dodatne p‑bazne difuzije ili implantacije unutar lokalne n‑podloge, • kolektor - lokalna n‑podloga, • emiter – n+ područja uvoda ili odvoda.

47. Otpornici Slojevi CMOS strukture: (za 0,18 μm‑ski proces) • n+sloj - 59 /, • lokalna n‑podloga - 925 /, • polisilicij - 337 /. MOS tranzistori u triodnom području: • veći otpor, ali nelinearnost.

48. Kondenzatori Kapacitet između dva polisilicijska sloja MOS tranzistori s kratko spojenim uvodom i odvodom