260 likes | 438 Views
PARTE 2 DO LIVRO. Microcontroladores: (LT36D) Prof: DaLuz. Família 8051. Década de 80 8048 8051 8051: ROM interna programável de fábrica 8751: EPROM interna programável pelo usuário 8031: Chips de EPROM externa 8052: Um timer a mais 8752: EPROM interna programável pelo usuário
E N D
PARTE 2 DO LIVRO Microcontroladores: (LT36D)Prof: DaLuz
Família 8051 Década de 80 8048 8051 8051: ROM interna programável de fábrica 8751: EPROM interna programável pelo usuário 8031: Chips de EPROM externa 8052: Um timer a mais 8752: EPROM interna programável pelo usuário 8032: Chips de EPROM externa 8052 Basic: Interpretador de BASIC interno - Cap 2 – 2.0 - Cap 2 – 2.1 - Cap 2 – 2.2 - Cap 2 – 2.3 - Cap 2 – 2.4
Família 8051 Tipicamente 8051 contém: Ram: 128 bytes + 128 bytes R.E. Rom: 4 Kbytes 4 Ports de I/O 2 Timers de 16 bits 1 Interface Serial Capacidade de 64Kbytes de ROM Capacidade de 64Kbytes de RAM Ciclos típicos de 1 e 2 us Instruções de divisão e multiplicação Entradas de interrupção externa - Cap 2 – 2.0 - Cap 2 – 2.1 - Cap 2 – 2.2 - Cap 2 – 2.3 - Cap 2 – 2.4
Arquitetura 8051/8052/80550 - Cap 2 – 2.0 - Cap 2 – 2.1 - Cap 2 – 2.2 - Cap 2 – 2.3 - Cap 2 – 2.4
Arquitetura 8051/8052/80550 - Cap 2 – 2.0 - Cap 2 – 2.1 - Cap 2 – 2.2 - Cap 2 – 2.3 - Cap 2 – 2.4
Chip Externamente - Cap 2 – 2.0 - Cap 2 – 2.1 - Cap 2 – 2.2 - Cap 2 – 2.3 - Cap 2 – 2.4
Chip Externamente - Cap 2 – 2.0 - Cap 2 – 2.1 - Cap 2 – 2.2 - Cap 2 – 2.3 - Cap 2 – 2.4
Chip Externamente - Cap 2 – 2.0 - Cap 2 – 2.1 - Cap 2 – 2.2 - Cap 2 – 2.3 - Cap 2 – 2.4
Chip Externamente - Cap 2 – 2.0 - Cap 2 – 2.1 - Cap 2 – 2.2 - Cap 2 – 2.3 - Cap 2 – 2.4
Chip Externamente - Cap 2 – 2.0 - Cap 2 – 2.1 - Cap 2 – 2.2 - Cap 2 – 2.3 - Cap 2 – 2.4
Pinagem Formal Mc 8051 - Cap 2 – 2.0 - Cap 2 – 2.1 - Cap 2 – 2.2 - Cap 2 – 2.3 - Cap 2 – 2.4
Pinagem Formal Mc 8051 - Cap 2 – 2.0 - Cap 2 – 2.1 - Cap 2 – 2.2 - Cap 2 – 2.3 - Cap 2 – 2.4 * Inúmeros referente à pastilha de 40 pinos DIP. ** Somente quando habilitadas.
Pinagem Formal Mc 8051 - Cap 2 – 2.0 - Cap 2 – 2.1 - Cap 2 – 2.2 - Cap 2 – 2.3 - Cap 2 – 2.4
Pinagem Formal Mc 8051 - Cap 2 – 2.0 - Cap 2 – 2.1 - Cap 2 – 2.2 - Cap 2 – 2.3 - Cap 2 – 2.4
Organização das Memórias - Cap 2 – 2.0 - Cap 2 – 2.1 - Cap 2 – 2.2 - Cap 2 – 2.3 - Cap 2 – 2.4
RAM Interna - Cap 2 – 2.0 - Cap 2 – 2.1 - Cap 2 – 2.2 - Cap 2 – 2.3 - Cap 2 – 2.4
RAM Interna - Cap 2 – 2.0 - Cap 2 – 2.1 - Cap 2 – 2.2 - Cap 2 – 2.3 - Cap 2 – 2.4
RAM Interna - Cap 2 – 2.0 - Cap 2 – 2.1 - Cap 2 – 2.2 - Cap 2 – 2.3 - Cap 2 – 2.4
Detalhes dos registradores - Cap 2 – 2.0 - Cap 2 – 2.1 - Cap 2 – 2.2 - Cap 2 – 2.3 - Cap 2 – 2.4
Detalhes dos registradores - Cap 2 – 2.0 - Cap 2 – 2.1 - Cap 2 – 2.2 - Cap 2 – 2.3 - Cap 2 – 2.4
RAM Interna - Cap 2 – 2.0 - Cap 2 – 2.1 PARITY CARRY - Cap 2 – 2.2 - Cap 2 – 2.3 AUXILIXAR CARRY OVER FLOW - Cap 2 – 2.4 REG. USO GERAL BANK SELECT
RAM Interna O “BANCO 0” É O QUE A MÁQUINA “APONTA” QUANDO SE LIGA A MÁQUINA OU SE FORÇA UM “RESET” - Cap 2 – 2.0 - Cap 2 – 2.1 - Cap 2 – 2.2 - Cap 2 – 2.3 - Cap 2 – 2.4 BANCO 0 RS0=0 e RS1=0 00h a 07h BANCO 1 RS0=0 e RS1=1 08h a 0Fh BANCO 2 RS0=1 e RS1=0 10h a 17h BANCO 3 RS0=1 e RS1=1 18h a 1Fh Endereços dos bytes intitulados sempre de R0 a R7
RAM Interna - Cap 2 – 2.0 - Cap 2 – 2.1 - Cap 2 – 2.2 - Cap 2 – 2.3 - Cap 2 – 2.4
RAM Interna - Cap 2 – 2.0 - Cap 2 – 2.1 SP - Cap 2 – 2.2 - Cap 2 – 2.3 Usando MOV SP,#1Fh - Cap 2 – 2.4 SP SP No Reset
RAM Interna - Cap 2 – 2.0 - Cap 2 – 2.1 - Cap 2 – 2.2 - Cap 2 – 2.3 - Cap 2 – 2.4
RAM Interna - Cap 2 – 2.0 - Cap 2 – 2.1 - Cap 2 – 2.2 - Cap 2 – 2.3 - Cap 2 – 2.4