1 / 22

SGH-P400 SERVICE TRAINING Hardware

SGH-P400 SERVICE TRAINING Hardware. Inhalt. 1. Allgemeine Informationen 2. Blockschaltbilder 3. Schaltungsbeschreibung. 1. Allgemeine Informationen. Frequenzbereich:. Kanalbandbreite: 200kHz Grundfrequenz: 13MHz Zwischenfrequenz : Nahe Null ZF(100KHz). ■ Chipsatz :

baka
Download Presentation

SGH-P400 SERVICE TRAINING Hardware

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. SGH-P400SERVICE TRAININGHardware

  2. Inhalt • 1. Allgemeine Informationen • 2. Blockschaltbilder • 3. Schaltungsbeschreibung

  3. 1. Allgemeine Informationen Frequenzbereich: Kanalbandbreite: 200kHz Grundfrequenz: 13MHz Zwischenfrequenz : Nahe Null ZF(100KHz)

  4. ■ Chipsatz : • B/B: Agere (Lucent Technology) • Trident: Basisband Hauptprozessor • CSP: Digitaler-Signal Prozessor • PSC2106: Power Management IC • HF: SiLab. AERO3-CHIP / RFMD Endstufenmodul • RF3110 : Endstufenmodul (inklusive APC-Algorithmus) • Aero Transceiver(SI4200, SI4201, SI4133T) ■ Design : • Drehbare Klappe mit Kamera ■ LCD : 128 x 160, 65K TFT Farb-LCD ■ Speicher : LRS1828(128 Flash X 32 SRAM) ■ Funktionen :GPRS Class 8, WAP, JAVA etc.

  5. Leiterplattenoberseite SGH-P400 IRDA Speicher Camara ASIC YAMAHA MELODY CHIP Camara DSP CSP Signalprozessor TRIDENT Hauptprozessor 13MHz VC_TCXO SI4133T FEM SI4200 SI4201 SIM Kartenleser Endstufe PMIC PCS SAW-Filter

  6. Leiterplattenunterseite SGH-P400

  7. 2. Blockschaltbilder HF-Teil

  8. B/B-Teil Camera DSP Camera ASIC Camera

  9. 3. Schaltungsbeschreibung 3.1 Antenne • Empfängt und sendet die Informationen vom/ zum Netzwerk. 3.2 HF Test Anschluß (CN1001) • Meßanschluß für GSM-Tester wie CMU200 oder HP8960. 3.3 Duplexschalter (FEM) (U1005) • Fungiert als eine Kombination aus Rx-Filter und Tx-Filter und Schalter zwischen den Bändern GSM900, GSM1800(DCS) und GSM1900(PCS).

  10. 3.4 HF Rx SAW-Filter (GSM,DCS→innerhalb FEM, F1003:PCS SAW-Filter) • Hat die Bandbreite der Empfangsfrequenz und unterdrückt die Störfrequenzen.

  11. 3.5 Si4200 (U902) • Diese Chip beinhaltet drei Diferenzial-LNA. • Der GSM-Eingang unterstützt E-GSM, der • DCS-Eingang unterstützt DCS1800 und der • PCS-Eingang unterstützt PCS1900. • Die LNA-Eingänge sind über ein externes • LC-Glied an die Ausgänge der SAW-Filter angepaßt. • Ein Image-Reject Mixer mixt das HF-Signal • auf eine 100 KHz Zwischenfrequenz mit der RFLO-Frequenz vom SI4133T (Frequenz Synthesizer. Die RFLO-Frequenz ist zwischen 1737.8 ~ 1989.9 MHz. • Der Mixer-Ausgang wird mit einem analogen programmierbaren Verstärker(PGA) verstärkt, • Das quadrature ZF-Signal wird mit einem hochauflösenden A/D Konverter (ADC) digitalisiert.

  12. 3.6 Si4201 (U901) • Der Si4201 konvertiert den ADC-Ausgang zum B/B mit einem lokalen 100kHz Quadratur-Signal. • Kanalauswahl und Digitale Dezimierung und IIR-Filter und entfernen von Interferenz-Signalen geschieht mittels einer Digitalen-Dezimation und IIR-Filter. • Nach der Kanalauswahl wird der digitale Ausgang mittels eines digitalen Verstärkers mit dem Signal DGAIN verstärkt. • D/A-Konverter leiten ein differenziertes analoges Signal an die Anschlüsse RXIP, RXIN, RXQP und RXQN.

  13. 3.7 VCTCXO (OSC801) • 13 MHz Grundfrequenz für die PLL und • B/B-Chipsatz. 3.8 Tx IQ-Modulator (U901, U902) • Die Tx IQ- Signale werden mit dem Si4201 • und Si4200 gemischt und auf die jeweilige • Tx-Frequenz umgewandelt. • Die IQ-Pegel sind ca. 1Vpp

  14. 3.9 Endstufenmodul (U1001) • Verstärkt das Eingangssignal bis zu einer maximalen Ausgangsleistung von 33dBm. • 3 Stufiger Hochleistungsverstärker • 2Ein/2Aus Tri-Band Verstärker (DCS und PCS nutzen den gleichen Ausgang) • Ein Anschluss für die Leistungskontrolle und ein Pin für die Bandauswahl

  15. 3.10 Tx-Signale 2.1 Power on Sequence

  16. 3.11 Trident (U601) • Beinhaltet den DSP16000 Kern, ARM7TDMI Microcontroler (und weiter Pheripherieteile für DSP ubd ARM) • Kommuniziert mit dem Speicher, Tastatur, Display und anderen Pheripheriegeräten • DSP RAM : 20k x 16 • DSP ROM : 144k x 16 • ARM RAM : 2k x 32 (Byte beschreibbar) • ARM ROM : 4k x 32 (Maskenprogrammiert) • Schnittstellenspeicher: 512k x 16 • 32.768kHz Oszillator : Sleep-Mode

  17. Schnittstellenanschlüsse • Reset • Adressbus (A2 – A20) • Datenbus (D0 – D15) • Kontrollsignale (CP_WEN, CP_OEN, EAR_EN, LED_CTL, etc.) • GPIO • Kommunikationsanschlüsse • UART1 unterstützt Meßequipment, Down- load und Datendienst. • UART2 und JTAG werden für die Softwarefehlersuche genutzt

  18. 3.12 CSP1093 (U700) • B/B Radio- und Sprachband Audioschnittstelle • B/B Empfangsweg • Puffer, 10-bit ADC, PGA • B/B Sendeweg • Sendepuffer, GMSK-Modulator, 9-bit DAC • ADC und DAC for Radio und Monitoring • 10-bit ADC für Sampling RSSI, TXP, etc. • Sprachband Empfangs- und Sendeweg • Lautsprecher • Mikrofon • Ereignissynchronisation and Kontrollregister • Kontrolle von B/B-Empfangs und B/B-Sende Aktivität • Leistungsrampenkontrolle

  19. 3.13 PMIC (PSC2106) (U100) • Beinhaltet 7 Low-Dropout Spannungsregulatoren • LDO1:1.8v • LDO2:VCCD • LDO3:Vrf • LDO4:Vpac • LDO5:Vosc • LDO6:VCCA • LDO7:VCCB • VRTC • 250ms System-Reset Generator • Um die korrekt Initialisierung des Systemcontollers zu gewährleisten • 12bit monotoner DAC • Pwr_sw1(activ Low),Pwr_sw2(activ High)

  20. 3.14 Speicher (U500) • Sharp LRS1826A beinhaltet ein 128Mbit Flash und ein 32Mbit SRAM. • 16 Bit Datenbus (D0 - D15) ,22 Bit Addressbus (A1 - A22) die mit dem TRIDENT, LCD und CSP1093 verbunden sind. • Benötigt 3V (VCCD) und 1.8V (VCC_1.8A) Versorgungsspannung, geliefert vom PSC2106 (PMIC). • Während des Schreibprozesses ist CP_WEN low. Während des Leseprozesses ist CP_OEN low.

More Related