MOSFET

1. MOSFET • Struktur dan operasi fisik dari MOSFET jenis ‘enhancement’ Gambar 1. Struktrur fisik transistor NMOS jenis enhancement

2. Cara kerja tanpa tegangan ‘gate’ Tanpa tegangan gate akan ada 2 dioda yang diserikan secara ‘back-to-back’ antara source dan drain. Kedua dioda ini akan mencegah adanya arus dari drain ke source jika vDS dipasang. Resistansi pada jalur antara drain dan source sangat tinggi (pada orde 1012Ω). • Membuat kanal untuk aliran arus. Gambar 2. Transistor NMOS jenis enhancement dengan tegangan positif pada gate

3. Pemasangan tegangan vDS yang kecil. Gambar 3. Transistor NMOS dengan vGS > Vt dengan tegangan vDS terpasang Konduktansi kanal sebanding dengan vGS – vt Arus iD sebanding dengan vGS – vt.

4. Gambar 4. Karakteristik iD – vDS dari MOSFET MOSFET bekerja seperti resistansi linier yang dikendalikan oleh vGS. Untuk vGS≤ Vt, resistansinya tidak terhingga, dan harganya menurun jika vGS melebihi Vt. Jadi, agar MOSFET terkonduksi harus ada kanal induksi. Dengan bertambahnya vGSmelebihi Vtmeningkatkan kemampuan kanal, oleh karena itu MOSFET jenis ini disebut MOSFET ‘enchancement-type’. Arus yang meninggalkan source (is) sama dengan arus yang memasuki drain (iD), jadi arus gate iG = 0

5. Operasi bila vDS dinaikkan. Gambar 5. Cara kerja transistor NMOS jenis enhancement dengan meningkatnya vDS

6. Gambar 6. Hubungan iD dengan vDSpada transistor NMOS jenis enhancement yang beroperasi dengan vGS > Vt vDSsat = vGS - Vt

7. Gambar 7. Kenaikan vDS penyebabkan kanal menyempit

8. Perhatikan gambar dan sebuah ‘strip’ pada gate yang berjarak x dari source. Kapasitansi strip ini: CoxWdx. Untuk mendapatkan muatan pada strip ini, kalikan kapasitansinya dengan tegangan efektif antara gate dan kanal pada titik x yaitu: [vGS – v(x) – Vt]; v(x) adalah tegangan pada kanal di titik x. dq = - Cox (W dx)[v\GS – v(x) – Vt] Tegangan vDS menghasilkan medan listrik sepanjang kanal. Medan listrik pada titik x: Medan listrik E(x) menyebabkan muatan elektron dq bergerak ke arah drain dengan kecepatan:

9. Hubungan iD - vDS Gambar 8. Penurunan karakterisitk iD – vDS pada transistor NMOS

10. Walaupun dievaluasi pada titik tertentu, arus i harus konstan pada semua titik di sepanjang kanal. i harus sama dengan arus dari source ke drain dan berlawan arah dengan arus dari drain ke source (iD) Harga arus pada ujung daerah trioda atau permulaan daerah jenuh dapat diperoleh dengan menggantikan vDS=vGS – Vt µnCox disebut parameter transkonduktansi proses. Dituliskan sebagai kn’ dan mempunyai dimensi A/V2 kn’ = µnCox

11. Jadi arus drain sebanding dengan perbandingan lebar kanal dan panjang kanal, yang disebut ‘aspect ratio’ dari MOSFET MOSFET kanal-p MOSFET kanal-p jenis ’enchancement’ (PMOS), dibuat pada substrate jenis n dengan daerah p+pada drain dan source. Cara kerjanya sama dengan NMOS hanya saja vGS, vDS dan Vt negatif.

12. Complementary MOS atau CMOS Gambar 9. Rangkaian terintegrasi CMOS Pada teknologi CMOS, transistor NMOS diimplementasiikan langsung pada substrate jenis p, sedangkan transistor PMOS dibuat pada n-well. Kedua divais diisolasi satu dengan lainnya dengan oksida yang tebal sebagai insulator.

13. Karakteristik arus dan tegangan. • Lambang rangkaian Gambar 10. Lambang MOSFET kanal n jenis enhancement Pada FET kanal n: drain selalu positif dibandingkan dengan source

14. Gambar 11(a) MOSFET kanal n jenis enhancement Gambar 11(b) Karakteristik iD – vDS untuk divais dengan kn’(W/L) = 1.0mA/v2

15. Kurva karakteristik menunjukkan 3 daerah kerja: • daerah ‘cutoff’ • daerah trioda • daerah jenuh. • Daerah jenuh dipakai bila FET bekerja sebagai penguat. • Daerah cutoff dan trioda digunakan bila FET bekerja sebagai saklar. FET pada daerah cutoff jika: vGS < Vt Pada daerah trioda: vGS≥ Vt (induced channel) vGD > Vt (continuous channel) vGD = vGS – vDS vGS – vDS > Vt vDS < vGD – Vt (continuous channel) Jadi MOSFET kanal –n jenis ‘enchancement’ berkerja di daerah trioda jika vGS lebih besar dari Vt dan tegangan pada drain lebih rendah dari tegangan gate minimal sebesar Vtvolt

16. Jika vDS cukup kecil, vDS2 dapat diabaikan. rDS adalah resistansi linier yang dikendalikan oleh vGS. Jika vGS = VGS, maka VOV: gate-to-source overdrive volltage

17. MOSFET bekerja di daerah jenuh jika: vGS≥ Vt (induced channel) vGD ≤ Vt(pinched-off channel) vDS ≥ vGS – Vt(pinched-off channel) Jadi MOSFET kanal –n jenis ‘enhancement’ bekerja pada daerah jenuh jika vGS lebih besar dari Vtdan tegangan drain tidak lebih kecil dari tegangan gate melebihi Vtvolt Batas antara daerah trioda dan daerah jenuh: vDS = vGS – Vt Arus iD pada keadaan jenuh Pada keadaan jenuh: arus iD tidak tergantung dari tegangan drain, vDS arus iDditentukan oleh tegangan gate, vGS MOSFET menjadi sebuah sumber arus ideal yang harganya dikendalikan oleh vGS Catatan: ini adalah model rangkaian ekivalen sinyal besar Pada batas antara daerah trioda dan daerah jenuh:

18. Gambar 12. karakteristik iD - vGS transistor NMOS jenis enhancement pada keadaan jenuh (Vt = 1 V dan kn’(W/L) = 1,0 mA/v2

19. Gambar 13. Rangkaian ekivalen model sinyal besar dari NMOS pada daerah jenuh

20. Gambar 14. Level relatif tegangan terminal transistor NMOS yang beroperasi pada daerah trioda dan daerah jenuh.

21. Resistansi keluaran pada keadaan jenuh Gambar 15. Kenaikan vDS melebihi vDSsat yang menyebabkan titik ‘pinch-off’ sedikit menjauh dari drain vDS naik melebihi vDSsat, titik ‘pinched-off’ dari kanal bergeser menjauhi drain menuju source, sehingga ada daerah ‘depletion’ antara drain dan ujung kanal. Akibatnya panjang kanal akan berkurang. Keadaan ini disebut ‘channel-length modulation’ Karena iD berbanding terbalik dengan panjang kanal, maka iD naik dengan naiknya vDS. Untuk menghitung ketergantungan iD pada vDS pada keadaan jenuh, ganti L dengan (L – ΔL)

22. Diasumsikan (ΔL/L) << 1 Jika ΔL sebanding dengan vDS : ΔL = λ’vDS λ’ parameter teknologi proses dengan dimensi µm/V

23. Gambar 15. Efek vDS pada iDpada daerah jenuh Ektrapolasi garis lurus pada kurva karakteristik iD – vDSakan memotong sumbu vDS pada titik vDS = - 1/λ ≡ -VA. vA = 1/λ Untuk suatu proses tertentu, VA sebanding dengan panjang kanal L. VA = VA’L VA’ = 5 – 50 V/µm

24. Catatan: divais dengan kanal yang lebih pendek lebih terpengaruh dengan efek ‘channel-length modulation’. Gambar 17. Model rangkaian sinyal besar dari MOSFET kanal -n pada keadaan jenuh dengan adanya resistansi ro

25. ‘Channel-length modulation’ menyebabkan adanya resistansi keluaran (tidak ∞), ro Dimana ID adalah arus drain tanpa memperhitungkan ‘channel-length modulation’ Resistansi keluaran berbanding terbalik dengan arus bias dc, ID

26. Karakteristik MOSFET kanal p Gambar 18. MOSFET kanal p jenis enhancement

27. Untuk menginduksi sebuah kanal harus dipasang tegangan pada gate lebih kecil dari Vt. vGS≤ Vt (induced channel) vSG ≥ |Vt| Untuk bekerja di daerah trioda: vDS ≥ vGS – Vt (continuous channel) vGS, Vt dan vDSnegatif µp = 0,25 – 0,5 µn Untuk bekerja di daerah jenuh: vDS≤ vGS – Vt (pinched-off channel) vGS, Vt, λdan vDS negatif

28. Agar transistor PMOS bekerja, tegangan gate harus dibuat lebih rendah dari tegangan source sedikitnya sebesar |Vt|. Untuk bekerja di daerah trioda, tegangan drain harus lebih besar dari tegangan gate minimal sebesar |Vt|, jika tidak, PMOS bekerja di daerah jenuh. Gambar 19. Level relatif tegangan terminal transistor PMOS yang beroperasi pada daerah trioda dan daerah jenuh.

29. Peranan substrate – the body effect Dalam banyak pemakaian: • substrate dihubungkan dengan source • pn junction antara substrate dan gate selalu ‘off’. Pada keadaan ini substrate tidak berperan dalam kerja rangkaian. Pada IC, banyak MOS menggunakan substrate yang sama. Agar junction antara substrate dan gate selalu ‘off’: • Substrate dihubungkan ke tegangan yang paling negatif untuk rangkaian NMOS • Substrate dihubungkan ke tegangan yang paling positif untuk rangkaian PMOS Akibatnya tegangan reverse-bias antara source dan body (VSB pada divais kanal n) akan mempengaruhi kerja divais. Reverse bias ini akan: • Memperlebar daerah ‘depletion’ • Mengurangi kedalaman kanal Agar kedalaman kanal tetap sama, vGS harus dinaikkan.

30. Efek dari VSB pada kanal dinyatakan dengan perubahan Vt Vt0 = tegangan ambang untuk VSB = 0 φf = parameter fisik; biasanya 2φf = 0,6 V γ= parameter proses pembuatan q= 1,6 x 10-19 C NA = konsentrasi doping εS = permitivitas silikon = 11,7 ε0 = 11,7 x 8,854 x 10-12

31. Pengaruh suhu • Vt dan k’ sensitif terhadap suhu • Vt turun 2 mV/°C • iD berkurang dengan naiknya suhu Breakdown dan proteksi input • Breakdown terjadi jika tegangan drain naik mencapai harga dimana pn junction antara drain dan substrate mengalami breakdown avalanche. • Akibatnya akan ada peningkatan arus. • Keadaan ini terjadi pada tegangan 20 – 150 V. Punch-through adalah efek lain dari breakdown. • Terjadi pada tegangan yang lebih rendah (20V). • Terjadi pada divais yang mempunyai kanal pendek yaitu pada saat tegangan drain naik ke suatu titik di mana daerah depletion sekitar drain melewati kanal dan mencapai source. • Arus drain akan naik dengan cepat. • Punch-through tidak menyebabkan kerusakan yang permanen.

32. Breakdown oksida gate terjadi bila tegangan melebihi 30V. • Breakdown ini menyebabkan kerusakan permanen pada divais • Penyebabnya adanya akumulasi muatan statik pada kapasitor gate yang dapat melebihi tegangan breakdown-nya. • Untuk mencegah akumulasi muatan statik pada kapasitor gate, dipasang alat proteksi pada terminal masukan dari IC MOS yang terdiri dari rangkaian dioda penjepit (clamping diodes)

33. Summary Transistor NMOS: Simbol • Tegangan overdrive: • vOV = vGS – Vt • vGS =Vt + vOV • Bekerja di daerah trioda: • Kondisi: • vGS≥ Vt ↔ vOV ≥ 0 • vGD ≥ Vt ↔ VDS ≤ vGS – Vt ↔ vDS ≤ vOV

34. karakteristik i – v • Untuk vDS << 2(vGS – Vt) ↔ vGS << 2 vOV • Bekerja di daerah jenuh: • Kondisi: • vGS≥ Vt ↔ vOV ≥ 0 • vGD ≤ Vt ↔ vDS ≥ vGS – Vt ↔ vDS ≥ vOV • Karakteristik i – v

35. Model rangkaian ekivalen sinyal besar dimana Tegangan ambang:

36. Parameter proses: Konstanta: ε0 = 8,854 x 10-12 F/m εOX = 3,9 ε0 = 3,45 x 10-11 F/m εS = 11,7 ε0 = 1,04 x 10-10 F/m q = 1,602 x 10-19 C

37. Transistor PMOS Simbol: • Tegangan overdrive: • vOV = vGS – Vt • vSG =|Vt| + |vOV| • Bekerja di daerah trioda: • Kondisi: • vGS≤ Vt ↔ vOV ≤ 0 ↔ vSC ≥ |Vt| • vGD ≥ |Vt|↔ VDS ≥ vGS – Vt ↔ vSD ≤ |vOV|

38. Bekerja di daerah jenuh: • Kondisi: • vGS≤ Vt ↔ vOV ≤ 0 ↔ vSG ≥ |Vt| • vDG ≤ |Vt| ↔ vDS ≥ vGS – Vt ↔ vDS ≥ |vOV| • Karakteristik i – v • Mempunyai hubungan yang sama seperti pada transistor NMOS kecuali: • µn, kn’ dan NA diganti dengan µp, kp’ dan ND • Vt, Vt0, VA, λ dan γ bernilai negatif • Model rangkaian ekivalen sinyal besar

39. Contoh soal: • Sebuah MOSFET mempunyai Lmin= 0,4μm, tOX = 8 nm, μn = 450 cm2/Vs dan Vt = 0,7 V. • Carilah COX dan k’n. • Untuk MOSFET dengan W/L = 8 μm/0,8μm, hitunglah harga VGS dan VDSmin yang diperlukan agar transistor bekerja di daerah jenuh dengan arus dc ID = 100 μA • Untuk MOSFET pada (b), carilah harga VGS yang diperlukan agar MOSFET bekerja sebagai resistor 1000 Ω untuk vDS yang sangat kecil • Jawab: • a.

40. Untuk bekerja di daerah jenuh: Untuk MOSFET di daerah trioda dengan vDS sangat kecil:

41. Rangkaian MOSFET pada DC Contoh soal Rancanglah rangkaian seperti pada gambar di samping ini sehingga transistor bekerja pada ID = 0,4 mA dan VD = +0,5 V. Transistor NMOS mempunyai Vt = 0,7 V, μnCOX = 100 μA/V2, L = 1μm dan W = 32 μm. Abaikan pengaruh channel-length modulation (λ = 0) Gambar 20. Contoh soal

42. Jawab: VD = 0, 5 V > VG→ NMOS bekerja pada daerah jenuh. VGS – Vt = VOV; ID= 0,4 mA = 400 μA; μnCOX = 100 μA/V2 dan W/L = 32/1 VOV = 0,5V VGS = Vt + VOV = 0,7 + 0,5 = 1,2 V VG = 0 → VS = - 1,2 V Untuk mendapatkan VD = +0,5 V:

43. Rancang rangkaian seperti gambar 21 untuk mendapatkan arus ID= 80 μA. Cari harga R dan tegangan DC VD. Transistor NMOS mempunyai Vt= 0,6 V, μnCOX = 200 μA/V2, L = 0,8 μm dan W = 4μ. (asumsikan λ=0) Gambar 21. Contoh soal

44. Jawab: VDG = 0 →VD = VG dan FET bekerja di daerah jenuh

45. Rancanglah rangkaian pada gambar 22 agar tegangan drain = 0,1V. Berapakah resistansi antara drain dan source pada titik kerja ini ? Vt = 1 V dan kn’(W/L) = 1 mA/V2. Gambar 22. Contoh soal

46. Jawab: VD = VG – 4,9 V dan Vt = 1 V → MOSFET bekerja di daerah trioda. Jadi arus ID :

47. Analisa rangkaian pada gamabr 23(a) untuk menentukan tegangan di semua node dan arus di semua cabang. Diketahui Vt = 1 V dan kn’(W/L) = 1 mA/V2. (asumsikan λ = 0) Gambar 23. Rangkaian contoh soal

48. Gambar 23 (b) Rangkaian dengan analisis terinci Jawab: Karena arus gate = 0, tegangan gate:

49. VG > 0→ transistor NMOS bekerja. Asumsikan transistor bekerja di daerah jenuh. VG= 5 V VS = IDx RS = ID (mA) x 6 kΩ = 6 ID VGS = VG – VS = 5 – 6ID Karena VD > VG – Vt, transistor bekerja di daerah jenuh

50. Rancang rangkaian seperti pada gambar 24 sehingga transistor bekerja di daerah jenuh dengan ID = 0,5 mA dan VD = +3 V. Transistor PMOS jenis ‘enchancement’ mempunyai Vt = -1 V dan kp’(W/L) = 1 mA/V2. Asumsikan λ = 0. Berapa harga terbesar RO agar tetap bekerja di daerah jenuh? Gambar 24 Contoh soal