100 likes | 372 Views
VADA Lab. 개발현황. 성균관대학교 정보통신공학부 조 준 동. 목 차. 연구실 개발현황 Communication System Multimedia System Cryptography System Design Guide 개발일정. 연구실 개발현황 ( Communication System ). Multi-Processor System On a Chip Platform. H/W & S/W Co-Design Platform Architecture
E N D
VADA Lab. 개발현황 성균관대학교 정보통신공학부 조 준 동
목 차 • 연구실 개발현황 • Communication System • Multimedia System • Cryptography System • Design Guide • 개발일정
연구실 개발현황(Communication System) • Multi-Processor System On a Chip Platform • H/W & S/W Co-Design Platform Architecture • Co-Design with Heterogeneous Components(ARM9,Teak DSP, FPGA) • DVB-T Performance Measurement. • ARM + DSP + AMBA Bus + Communication Interface • H/W & S/W Co-Simulation with Mento Seamless Tool
연구실 개발현황(Communication System) • IEEE 802.15.4 ZigBee Modem ASIC • 주관기관 : 삼성전기 • Fab : TSMC 0.18u • Gate Count : 10만 • 기간 : 3개월
연구실 개발현황(Multimedia System) • 3D Camera For Home Service Robots
연구실 개발현황(Multimedia System) • Mobile Homecare System • System Spec. • Intel Xscale PXA255 processor (400MHz) • 16MB Flash, 32MB SDRAM • Embedded Linux (2.4.18) • 11Mbps WLAN • Jaurus PDA (Linux based) • Data flow (Gluco data) • Gluco Meter -> RS232 -> WMI Board -> AP -> PDA • PDA -> AP -> RMC Server
연구실 개발현황(Cryptography System) • Cryptography Accelerator ASIC • Feature • Library : Epson 0.25um • Gate Count : 1,500,000 gate • Operation Freq. : 33/50/100MHz • PCI master/target interface • MPC860 32bit CPU Interface • IPSec, SSL, TLS, IKE 등 네트워크 보안 프로토콜을 지원하는 고성능 Security Processor
연구실 개발현황(Cryptography System) • PCMCIA Card Type Cablecard Prototype • 디지털 방송용 복제 방지 시스템 • System Function • OOB Processor, Copy Protection System • Conditional Access System • PCMCIA Interface • ARM926T Processor.
Design Guide • 전체 모뎀블록을 RTL로 설계하여 검증 • FPGA Vender에서 제공된 Macro Core사용금지. • 기본 Primitive Core는 사용가능.(Adde,Multiplier..) • ASIC Design House에서 제공되는 IP를 이용하여 시스템 구성 • Dual Port RAM, SRAM, FIFO, PLL… • FPGA 개발초기에 Design House의 IP를 확인하고, 제공되는 IP의 모델을 RTL로 설계 후 검증. • PC Interface 결정 • Modem과 PC간의 전송속도가 틀리므로, 임시 저장용 버퍼(메모리)가 필요. • 내부 메모리 사용 전체 게이트 카운트에 영향 • 외부 메모리 사용 Chip Package에 영향 • Clock Rising/Falling Edge 동시 사용금지. • 클럭이 다른 모듈간의 동기는 반듯이 낮은 클럭을 이용하여 동기. • HW Reset(External Pin)과 SW Reset(Register Access) 구성. • 시스템의 내부 상태를 파악할 수 있는 레지스터 구현(Debugging 목적) • 만약 클럭 분주기를 사용시 독립된 모듈로 분리. • 충분한 테스트 후, 최소의 테스트 벡터 추출.