FLIP-FLOPS

1. FLIP-FLOPS Multivibradores Biestables

2. Salidas Combinatorias Salida Memoria Lógica Combinatoria Elementos de Memoria Entradas Externas Sistema digital generalizado • Las salidas dependen de las entradas para cualquier instante de tiempo. • Elementos de Memoria (Se mantiene)

3. Circuito Secuencial • Existen dos tipos: • Sincrónico: su comportamiento puede definirse a partir del conocimiento de sus señales en instantes discretos de tiempo. • Asincrónico: depende del orden en que cambian las señales de entrada

4. Multivibrador Biestable • Flip-Flops FF • Circuito Lógico con Dos Salidas Q y Q’ • Q  Salida Normal y Q’ Salida Invertida • Dos Estados Posibles • Q=0 y Q’=1 • Q=1 y Q’=0 • El Flip-Flop guarda el estado para variaciones a la entrada (Memoria).

5. Flip-Flop SET CLEAR NAND • Entradas SET y CLEAR (PONER - LIMPIAR) • Dos estados de Salida Igualmente Probables.

6. Transición de Entradas. CLEAR=1 SET Q Q’ CLEAR

7. Q=1 Q=0 Transición del SET para CLEAR=1 SET CLEAR La pulsación BAJA en SET FF termina en el estado Q=1 Estado FIJO  Q=1

8. Q=1 Q=0 Transición en CLEAR SET CLEAR Anulación del FF Q=0 Estado Anulado SET Q Q’ CLEAR

9. Resumen FF NAND FF S Q Q’ C

10. Variación de SET y CLEAR

11. FF Con SET-CLEAR NOR

12. Transición de Señales en FF NOR Q

13. Señales de un Cronometro • Sistemas digitales Asincrónica Sincrónica Transición en sentido Negativo Transición en sentido positivo

14. FLIP-FLOPS II FF SC Cronometro FF J-K Cronometro FF – D Cronometro

15. FF Q S Q C FF S-C Transición Positiva Transición Positiva

16. FF Q S Q C FF S-C Transición Negativa TransiciónNegativa Cual es la Señal en Q ?

17. FF S-C Con NAND • Un FF BASICO DE COMPUERTAS NAND • UN CIRCUITO CONDUCTOR DE PULSACIONES • UN CIRCUITO DETECTOR DE ARISTA.

18. EL BIESTABLE J-K CON CRONOMETRO • Las entradas de Control J K == S C • Transición en Sentido Positivo. • Diferente  J=1 y K=1 No generan señal ambigua. • Para 1 1 FF Pasa al estado Opuesto. • Siempre que efectué Transición Negativa. • MODO ARTICULADO DE OPERACIÓN. • FF J=1 K=1  Qn+1 = Qn’

19. Biestable J-K con Cronometro (subida) TSP Suponemos Q=1 Inicial Transición POSITIVA

20. Biestable J-K con Cronometro (bajada) Suponemos Q=1 Inicial Transición Negativa

21. FF J-K Con transición Activada J – K  Q y Q’ Se retroalimenta

22. BIESTABLE D CON CRONOMETRO • D es Sincrónica • TSP • Q == D para TSP

23. Ejercicio • Diseñar un Circuito de almacenamiento de registros de 8 bits con TSP y TSN Con FF D.

24. UN FF D a partir de un FF S-C

25. Transferencia paralela FF D Circuito Combinatorio

26. Cerrojo D • No posee Circuito detector • CLK  0 D no tiene efecto • CLK  1 D  0 SET =0 o CLEAR PARA Q=D. • Permite que Q Cambie de estado Si D Cambia en tanto que CLK =1

27. Ejercicio • Determinar la forma de onda de un Cerrojo D para las formas de onda de entrada.

28. ENTRADAS ASINCRONICAS • S,C,J,K y D  Entradas de Control. • Entradas Sincrónicas. • El efecto es sincronizado con la señal del CLK. • Se implementan una o mas entradas Asincrónicas. • Operan independiente de las Sincrónicas. • Se utilizan para FF1 o FF  0 NO importa condiciones.

29. DC SET J Q CLK DC CLEAR Q’ K ENTRADAS ASINCRONICAS

30. Convenciones de Fabricantes de Chips

31. Las entradas Asincrónicas

32. Consideraciones de Distribución • Fabricantes – Caracteristicas • Valores Mínimos de ts y th. • Tiempos en nanosegundos. • Tiempos de constitución y de contención. • Demoras de propagación. • Frecuencia máxima de cronometraje