Programuojamos Logi nės Matricos (PLM)

1. ProgramuojamosLoginėsMatricos(PLM) Įžanga Parengė: D. Grigaitis 2009 m.

2. Trumpa istorija • Pirmosios programuojamos loginės matricos pasirodė 1985 metais, kai kompanija "Xilinx" išleido XC2064 mikroschemą, kurioje buvo tik 1000 loginių ląstelių. Šio tipo mikroschemos yra alternatyva ASIC (angl.- application-specificintegratedcircuit), kurios atsirado apie 1980 m. 1/14

3. Kas tai PLM? • Pačiame žemiausiame lygyje PLM arba FPGA (angl. – Fieldprogrammablegatearray) yra perprogramuojama mikroschema. • PLM susideda iš grupės vienodų loginių ląstelių, galinčių atlikti keletą funkcijų. • Loginės ląstelės sujungiamos tarpusavyje taip gaunant elektrinius grandynus. 2/14

4. Kas tai PLM? a) b) L - Loginės ląstelėsS – SujungimaiM – Atminties sritis PLM mikroschemoje loginiai elementai užima mažiausią plotą: S =10 x Plotas(M)=100 x Plotas(L) 3/14

5. Kas tai PLM? • PLM mikroschemosmikroskopinė nuotrauka (0.13µm gamybos technologija) 4/14

6. 6teigiami bruožai! • Lankstumas • Algoritmų lygiagretinimas • Eksploatacinės savybės • Laikas iki gamybos • Ilgalaikis techninis palaikymas • Kaina? 5/14

7. Bandymų plokštė Altera Cyclone II mikroschemos bendras vaizdas ir bandymų plokštė 6/14

8. Projektavimas Altera kompanijos PLM schemų projektavimo programa Quartus 7/14

9. Programavimas • Yra keletas paplitusių pagrindinių PLM programavimo kalbų:Verilog SystemVerilog VHDL AHDL Schematinis! Kuris geresnis? Schematinis ar kodo rašymas? 8/14

10. Programavimas LIBRARY ieee; use IEEE.std_logic_1164.all; ENTITY trigeris_SR IS PORT ( S, R: IN STD_LOGIC ; Q1, Q2: OUT STD_LOGIC ); END trigeris_SR; ARCHITECTURE Logine_funkcija of trigeris_SR is signal q_int: STD_LOGIC; BEGIN process(S, R) begin if S = ’1’ then q_int <= ’1’; elsif R = ’1’ then q_int <= ’0’; end if; end process; Q1<=q_int; Q2<=not q_int; END Logine_funkcija; 9/14

11. Programiniai procesoriai 10/14

12. Programiniai procesoriai PinPlanner A B C D E F . . . Z 1 2 3 ... N 11/14

13. PLM Sparta (b) (a) Koksšviesos greitis eteryje? Koks signalo greitis BNC kabelyje? 12/14

14. Pritaikymas Sekančiame etape projektuojama PCB arba naudojama bandymų plokštė, kurioje sumontuota išorinė periferija. 13/14

15. Praktiniai darbai su QUARTUS • Paleiskime Quartus programą ir suprojektuokime elementarią schemą: 14/14

16. PABAIGA!!!