180 likes | 404 Views
9. Rangkaian Logika Kombinasional dan Sekuensial. By Serdiwansyah N. A. Rangkaian Logika. Rangkaian Logika secara garis besar dibagi menjadi dua, yaitu :
E N D
9. RangkaianLogikaKombinasionaldanSekuensial By Serdiwansyah N. A.
RangkaianLogika • Rangkaian Logika secara garis besar dibagi menjadi dua, yaitu : • Rangkaian logika KombinasionaldanrangkaianlogikaSequensial. RangkaianlogikaKombinasionaladalahrangkaian yang kondisikeluarannya (output) dipengaruhiolehkondisimasukan(input). • SedangkanrangkaianlogikaSequensialadalahrangkaian yang kondisikeluarannyadipengaruhiolehkondisimasukandankeadaankeluaransebelumnyaataudapatjugadikatakanrangkaian yang bekerjaberdasarkanurutanwaktu. Cirirangkaianlogikasequensialyang utamaadalahadanyajalurumpanbalik (feed back) di dalamrangkaiannya. LogikaKombinasionaldanSekuensial
RangkaianLogika • Strukturrangkaiankombinasionalsecarafisikadalahsepertigambarberikut: LogikaKombinasionaldanSekuensial
RangkaianLogikaKombinasional • Rangkaianlogikakombinasional yang akandibahasadalahEnkoder, Dekoder, Multiplexer, danDemultiplexer. • Enkoder • Enkoderadalahrangkaianlogikakombinasional yang berfungsiuntukmengubahataumengkodekansuatusinyalmasukandiskritmenjadikeluarankodebiner. Enkoderdisusundarigerbanggerbanglogikayang menghasilkankeluaranbinersebagaihasiltanggapanadanyaduaataulebihvariabelmasukan. Hasilkeluarannyadinyatakandenganaljabarboole, tergantungdarikombinasikombinasigerbang yang digunakan. LogikaKombinasionaldanSekuensial
RangkaianLogikaSekuensial • Flipflopadalahrangkaianutamadalamlogikasequensial. Counter, Register, Memory, sertarangkaiansequensiallainnyadisusundenganmenggunakanflipflopsebagaikomponenutama. • Flipflopadalahrangkaian yang mempunyaifungsipengingat(memory). Artinyarangkaianinimampumelakukanpenyimpanandata sesuaidengankombinasimasukan yang diberikankepadanya. • Ada beberapamacamflipflopyang akandibahasyaituRS flipflop, JKflipflop, D flipflop, danT flipflop. • Ciriutamadariflipflopadalahkeluaran Q dan Q adalahselaluberlawanan/ stabil(jika Q = 0 maka Q = 1, Jika Q = 1 maka Q =0). Karenakondisiduakeadaanstabilinirangkaianflipflopdinamakan juga dengan rangkaian bistabil. LogikaKombinasionaldanSekuensial
RS Flip-flop • Flipflopiniterdiridariduamasukan, yaitu S (set) dan R (reset). Serta duakeluarannyayaitu Q dan Q . • KondisiSet adalahkondisiketika Q berlogika1. Sedangkan kondisi Reset adalah kondisi ketika Q berlogika 0. • Perhatikangambarberikut: LogikaKombinasionaldanSekuensial
JK Flip-flop • FlipflopJKmerupakanpenyempurnaandariflipflopRSterutamauntukmengatasikondisiterlarangseperti yang telahdijelaskandiatas. • Padakondisimasukan J = 1 danK = 1 akanmembuatkondisikeluaranberlawanandengankondisikeluaransebelumnya. Sementarauntukkeluaranberdasarkankondisikondisimasukan yang lain semua sama dengan Flipflop RS. LogikaKombinasionaldanSekuensial
D Flip-flop • FlipflopD merupakanFlipflopRSyang memaksa untuk memiliki satu masukan denganR selaluberlawanandengan S, sehinggakondisimasukanSR samatidakakan pernah terjadi. • Perhatikan gambar flipflop D berikut. LogikaKombinasionaldanSekuensial
T Flip-flop • FlipflopT atauflipfloptoggle adalahflipflopJKyang keduamasukannya (J danK) digabungkanmenjadisatusehinggahanyaadasatujalanmasuk. Karakteristikdariflipflopiniadalahkondisikeluaranakanselalutoggle atauberlawanandengankondisisebelumnyaapabiladiberikanmasukanlogika1. Sementaraitukondisikeluaranakantetap a LogikaKombinasionaldanSekuensial
Register • Register adalahrangkaianlogika yang digunakanuntukmenyimpan data. Dengankata lain, register adalahrangkaian yang tersusundarisatuataubeberapaflipflopyang digabungkanmenjadisatu. • Flipflopdisebut juga sebagai register 1 bit. Jadi untukmenyimpan 4 bit data, register harusterdiridari 4 buahflipflop. • Untukmenyimpan data pada register, dapatdilakukandenganduacara : • Disimpansecarasejajar (Parallel In) : Pada cara ini semua bagian register atau masingmasing flipflopdiisi (dipicu) padasaat yang bersamaan. LogikaKombinasionaldanSekuensial
Register • Disimpan secara seri (Serial In) : • Padacaraini, data dimasukkan bit demi bit mulaidariflipflopyang paling ujung(dapatdarikiriataudarikanan), dandigesersampaisemuanyaterisi. Bila data digeserdarikanankekiridisebut “Register geserkiri” (Shift Left Register), sebaliknyabiladata digeserdarikirikekanandisebut “Register geserkanan” (Shift Right Register). LogikaKombinasionaldanSekuensial
Register • Sepertipadapenyimpanan data, untukmengeluarkan data jugadapatdilakukandenganduacara: • Dikeluarkansecarasejajar (Parallel Out) • Dikeluarkansecaraseri (Serial Out) LogikaKombinasionaldanSekuensial
Parallel In-Parallel Output • Perhatikangambarberikut: • A, B, C, dan D adalahsinyalmasukan. Saatclock (pemicu) diaktifkan (Logika 1), makadata yang adaakandikeluarkansecarabersamasamake Q3, Q2, Q1, dan Q0. • Saatclock kembalitidakdipicu (Logika 0), makaapapunmasukannya, keluaranQ akantetap. LogikaKombinasionaldanSekuensial
Serial In-Serial Output • Perhatikangambarberikut: • Saatsinyalclock diberikanpertama kali, data dari Si masukkeflipflopA, padasaatclock kedua, data dariflipflopA masukkeflipflopB, demikianseterusnya, sampaikeluarke So. Jadipada register SISO untukmembaca data pertama kali dibutuhkanjumlahclock yang samabanyakdenganjumlahflipflopyang adapadaregister (dalamhaliniadalahempat). LogikaKombinasionaldanSekuensial
Parallel In-Serial Output • Perhatikangambarberikut: LogikaKombinasionaldanSekuensial
Serial In-Parallel Output • Perhatikangambarberikut: LogikaKombinasionaldanSekuensial