BAB V. RANGKAIAN LOGIKA KOMBINASIONAL

1. BAB V. RANGKAIAN LOGIKA KOMBINASIONAL A. PENDAHULUAN - Suatu rangkaian diklasifikasikan sebagai kombinasional jika memiliki sifat yaitu keluarannya ditentukan hanya oleh masukkan eksternal saja. - Suatu rangkaian diklasifikasikan sequential jika ia memiliki sifat keluarannya ditentukan oleh tidak hanya masukkan eksternal tetapi juga oleh kondisi sebelumnya.

2. Rangkaian Logika Kombinasional Sequential Sinkron/Clock mode Asinkron Fundamental Pulse mode Lanjutan……. Gambar Rangkaian Logika

3. t2 t n MODEL RANGKAIAN KOMBINASIONAL Dengan : F1 = F1 (I1, I2,…In ; t1 = F1 setelah t1 F2 = F2 (I1, I2,…In ; t2 = F2 setelah t2 - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - Fn = Fn (I1, I2,…In ; tn = Fn setelah tn I1 F1 t1 Rangkaian Logika Kombinasional (Komponen tak ada Delay) t1 F2 t2 I2 In Fn t n

4. Lanjutan …….. F ( kapital ) = Sinyal steady state dengan asumsi tidak ada delay. t ( kecil ) = Sifat dinamis dari sinyal yang dapat berubah selama interval waktu t.

5. B. PROSEDUR PERANCANGAN a. Pokok permasalahan sudah ditentukan yaitu jumlah input yang dibutuhkan serta jumlah output yang tertentu. b. Susun kedalam tabel kebenaran (Truth Table). c. Kondisi don’t care dapat diikut sertakan apabila tidak mempengaruhi output.

6. IO YO Decoder n to 2n I1 Y1 In Y (2n-1) C. DECODER Decoder adalah rangkaian kombinasi yang akan memilih salah satu keluaran sesuai dengan konfigurasi input. Decoder memiliki n input dan 2n output. Blok Diagram Decoder.

7. IO YO I1 Y1 Y3 Y2 Lanjutan …….. Untuk Decoder 2 to 4 Decoder n to 2n

8. Lanjutan ……. Tabel Kebenaran

9. I0 Y0 Y1 Y2 I1 Y3 RANGKAIAN LOGIKA

10. Untuk merancang rangkaian kombinasional dapat digunakan Decoder dan eksternal OR gate (rangkaian kombinasi n - input dan m– output dapat diimplementasikan dengan n to 2n line decoder dan m – OR gate). Contoh. Implementasikan suatu Full Adder dengan memakai Decoder dan 2 gerbang OR Jawab : Sum = A  B  Cin = Σ 1,2,4,7 Carry out = (A  B) Cin + AB = Σ 3,5,6,7

11. Lanjutan….. Gambar Rangkaian Logika Y0 Cin Y1 Sum Y2 Y3 Decoder 3 to 8 A Y4 Y5 B Y6 Carry out Y7

12. CONTOH PERANCANGAN DECODER Rancang BCD to Desimal Decoder untuk mengubah BCD ke seven segment ? Catatan : Seven Segment. a f b g c e d

13. D. ENCODER Encoder adalah rangkaian kombinasi yang merupakan kebalikan dari Decoder yaitu manghasilkan output kode biner yang berkorespondensi dengan nilai input. Encoder memiliki 2n input dan n output. Tabel kebenaran Encoder 4 to 2 X = I2 + I3 Y = I1 + I3

14. Mux N x 1 E. MULTIPLEXER ( MUX ) Blok Diagram Logika Mux. 0 1 Output Input Data n A B Select / address

15. PROSEDUR PERANCANGAN RANGKAIAN KOMBINASIONAL DENGAN MUX 1. Buat tabel kebenaran sesuai dengan kondisi input dan output serta nomor Mintermnya. 2. Salah satu variabel input digunakan sebagai Data dan sisanya dari variabel input sebagai address/selector. 3. Buat tabel Implementasi dan lingkari nomor Mintermnya yang sesuai dengan outputnya. 4. Jika 2 Mintermnya dalam satu kolom dilingkari, maka input Mux adalah 1 dan sebaliknya input Mux adalah berlogika 0 5. Jika nomor Mintermnya hanya dilingkari pada salah satu baris dalam kolom yang sama, maka input Mux akan berlogika sesuai dengan baris persamaan pada variabel yang diberikan.

16. Contoh ! Implementasikan F(ABC) = Σ1,3,5,6 dengan Mux (4x 1). Jawab: Tabel Kebenaran.

17. Lanjutan……… Catatan. Input Variabel A diambil sebagai data sedangkan B dan C sebagai address. Tabel Implementasi.

18. Mux 4 X 1 GAMBAR RANGKAIAN LOGIKA I I0 I1 F A I2 I3 B C

19. Y0 Y1 I DEMUX 1 x (n + 1) Input Y n A B Select/address F. DEMULTIPLEXER (DEMUX) Blok Diagram Logika DEMUX

20. X. RANGKAIAN LOGIKA KOMBINASIONAL A. ADDER Manipulasi matematika seperti menjumlah,mengurang,mengali dan membagi dapat dilakukan dengan logika penjumlahan.

21. a. HALF ADDER ( HA ) Tabel kebenaran Simbol Half Adder Dimana : A B C S A S HA + B C

22. Lanjutan……. Persamaan output Untuk Sum S = AB’ + A’B = A  B Untuk Carry C = AB B’ B A’ 0 1 A 1 0 B’ B A’ 0 0 A 0 1

23. A S B C Lanjutan …….. Rangkaian Logika

24. b. FULL ADDER Tabel Kebenaran.

25. A S B F A Cin Co Cin A B Co S + Lanjutan …….. Simbol Full Adder

26. Persamaan Output (Metode Minterm) S = A’B’Cin + ABCin’ + AB’Cin’ + ABCin = A’ (B’Cin + BCin’) + A (B’Cin’ + BCin) = A’ (B  Cin) + A (B  Cin)’ = A  B  Cin Co = A’BCin + AB’Cin + ABCin’ +ABCin = Cin (A’B + AB’) + AB (Cin’ + Cin) = Cin (A  B) + AB

27. Cin S A Co B Gambar Rangkaian Logika

28. Cin S HA A Co HA B Lanjutan …….. Atau

29. B. SUBTRACTOR Untuk memahami azas – azas rangkaian pengurang (subtractor) kita ikuti aturan pengurangan biner sebagai berikut : 1. Half Subtractor (HS). A – B = D (Difference). B (Borrow) 0 – 0 = 0 0 – 1 = 1 1 – 0 = 1 1 – 1 = 0 dan Borrow 1

30. Lanjutan …… Aturan tersebut kita nyatakan dalam tabel kebenaran. A B Bo DI +

31. A DI HS B Bo Lanjutan …… Simbol Half Subtractor (HS) Persamaan output. Untuk DI = A’B + A’B = A + B Bo = A’ B

32. RANGKAIAN LOGIKA HS A DI B BO

33. 2. FULL SUBTRACTOR Tabel kebenaran A B BO (i) BO (o)DI -

34. Lanjutan ……… Simbol Full Subtractor (FS) BO (i) DI A FS BO (o) B

35. BO(i) A B RANGKAIAN LOGIKA FULL SUBTRACTOR DI BO (o)

36. HS HS Lanjutan……. Atau BO (i) DI A BO (o) B

37. A>B A A<B Comparator B A=B C. COMPARATOR Adalah suatu rangkaian kombinasi yang berfungsi sebagai pembanding 2 variabel dengan multi bit. Gambar Blok Diagram Comparator

38. CONTOH. Rancang rangkaian kombinasi sebagai Comparator untuk membandingkan A dan B yang terdiri dari 1 bit. Jawab. Tabel kebenaran.

39. Lanjutan …….. Persamaan Boolean F (A > B) = AB’ F (A < B) = A’B F (A = B) = (AB)’ + AB = (A + B)’

40. Lanjutan ……. Rangkaian Logika A A>B A<B B A=B Tugas. Rancang dengan Comparator untuk membandingkan A dan B yang masing – masing variabel terdiri dari 2 bit