1 / 11

PRACA INŻYNIERSKA

Budowa sprzętowego generatora liczb losowych oraz analiza jego właściwości statystycznych Jakub Matlak Kierunek: Informatyka Stosowana Opiekun Pracy: dr inż. Mirosław Gajer. PRACA INŻYNIERSKA. Programowe Liczby obliczane są na podstawie zadanego algorytmu. Sprzętowe

belle-bradshaw
Download Presentation

PRACA INŻYNIERSKA

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Budowa sprzętowego generatora liczb losowych oraz analiza jego właściwości statystycznych Jakub Matlak Kierunek: Informatyka Stosowana Opiekun Pracy: dr inż. Mirosław Gajer PRACA INŻYNIERSKA

  2. Programowe Liczby obliczane są na podstawie zadanego algorytmu. Sprzętowe Liczby generowane są głównie na podstawie analizy zjawisk fizycznych. Podział generatorów liczb losowych

  3. Kryptografia Gry komputerowe Matematyka Statystyka Badania symulacyjne Zastosowanie liczb losowych

  4. Popularna metoda symulacyjna Wykorzystuje liczby losowe do modelowania złożonych problemów Jakość wyniku jest uzależniona od stopnia dopasowania generowanych liczb do zadanego rozkładu Metoda Monte Carlo

  5. Oracle VM VirtualBox Manager 4.2.0 Maszyna wirtualna do symulacji Win XP. ISE Xilinx 9.2i Środowisko programistyczne dla układów FPGA (język programowania VHDL). ISE Simulator Program do symulowania działania układu. FTU2 Program do implementacji gotowego projektu na płycie. Środowisko programistyczne

  6. Płyta Celoxica RC203

  7. 32. bitowy rejestr przesuwny ze sprzężeniem zwrotnym (LFSR) Bit wejściowy jest wynikiem operacji XOR na 14 i 32 bicie Okres rejestru to 126.914 cykli zegara (maksymalny 232) Opis algorytmu

  8. Wykres generowanych liczb

  9. Test monobitowy X = 10.000 Test pokerowy X = 1,9328 Test serii '0' X = [2441, 1254, 650, 304, 162, 156] Test długich serii X = 19 Testy algorytmu

  10. Generuje liczby pseudolosowe. Liczby cyklicznie się powtarzają. Posiada krótki okres rejestru. 126.914 / 4.294.967.295 = 0,003% Wykazuje dobre właściwości statystyczne. Zaliczone 3 na 4 testy wg. FIPS-140-2 Prosta implementacja w układzie FPGA. Podsumowanie pracy generatora

  11. Dziękuję za uwagę.

More Related