150 likes | 256 Views
Universidade Federal de Santa Catarina Centro Tecnológico Computer Science & Electrical Engineering. Digital Integrated Circuits INE 5442 / EEL 7312. Lab 2 Combinational Circuits in CMOS. Prof. José Luís Güntzel guntzel@inf.ufsc.br. Vdd. B. A. A. S. S. B. A. B.
E N D
Universidade Federal de Santa Catarina Centro Tecnológico Computer Science &Electrical Engineering Digital Integrated Circuits INE 5442 / EEL 7312 Lab 2 Combinational Circuits in CMOS Prof. José Luís Güntzel guntzel@inf.ufsc.br
Vdd B A A S S B A B Simulação Elétrica de uma Porta Nand Logic-level symbol Transistor schematics Truth-table 2
Vdd Vdd B=1 B=0 A=0 A=0 S=1 S=1 A=0 A=0 CL=Vdd CL=Vdd B=1 B=0 Vdd Vdd B=0 B=1 A=1 A=1 S=1 S=0 A=1 A=1 CL=Vdd CL=0 V B=0 B=1 Simulação Elétrica de uma Porta Nand Steady state behavior: 4 possible input combinations 3
V DD Vdd B A B A S A Out B GND Simulação Elétrica de uma Porta Nand 4
V DD Rp Rp A B Rn B A A CL Rn Cint Out B GND Simulação Elétrica de uma Porta Nand 5
A A S B B S tpLH(A) tpLH(B) tpHL(A) tpHL(B) Simulação Elétrica de uma Porta Nand Delay characterization through electric-level simulation (e.g., Spice) Evaluates the individual contribution of each input (the others are kept at their non-controlling values) 6
Descrição Spice de uma Porta Nand * Cabecalho: nome do circuito, autor, data etc * Inclusao de arquivo de tecnologia .include modelo_05.txt * Fonte de alimentacao V1 vdd 0 dc 5 V2 gnd 0 dc 0 * Fontes de tensao para as entradas V3 a 0 pulse(5 0 2n 200p 200p 2n 12n) V4 b 0 pulse(5 0 6n 200p 200p 2n 12n) *Descricao da porta nand de 2 entradas. Entradas= "a", "b"; saida=“out" MP1 vdd a out vdd CMOSP l=0.5u w=1.2u pd=4.2u ad=0.6p ps=4.2u as=0.6p MP2 vdd b out vdd CMOSP l=0.5u w=1.2u pd=4.2u ad=0.6p ps=4.2u as=0.6p MN1 gnd b int gnd CMOSN l=0.5u w=1.2u pd=4.2u ad=0.6p ps=4.2u as=0.6p MN2 int a out gnd CMOSN l=0.5u w=1.2u pd=4.2u ad=0.6p ps=4.2u as=0.6p * Capacitancia para representar carga vista pela saida da porta CL out 0 20f .control tran 2p 12n plot a+12 b+6 out .endc .end Versão SpiceOpus 7
vdd B A out M2 A int M1 B gnd Descrição Spice de uma Porta Nand * Inclusao de arquivo de tecnologia .include modelo_05.txt * Fonte de alimentacao V1 vdd 0 dc 5 V2 gnd 0 dc 0 * Fontes de tensao para as entradas V3 a 0 pulse(5 0 2n 200p 200p 2n 12n) V4 b 0 pulse(5 0 6n 200p 200p 2n 12n) *Descricao da porta nand de 2 entradas. Entradas= "a", "b"; saida="out" MP1 vdd a out vdd CMOSP l=0.5u w=1.2u pd=4.2u ad=0.6p ps=4.2u as=0.6p MP2 vdd b out vdd CMOSP l=0.5u w=1.2u pd=4.2u ad=0.6p ps=4.2u as=0.6p MN1 gnd b int gnd CMOSN l=0.5u w=1.2u pd=4.2u ad=0.6p ps=4.2u as=0.6p MN2 int a out gnd CMOSN l=0.5u w=1.2u pd=4.2u ad=0.6p ps=4.2u as=0.6p 8
V DD B A Out GND Descrição Spice de uma Porta Nand * Inclusao de arquivo de tecnologia .include modelo_05.txt * Fonte de alimentacao V1 vdd 0 dc 5 V2 gnd 0 dc 0 * Fontes de tensao para as entradas V3 a 0 pulse(5 0 2n 200p 200p 2n 12n) V4 b 0 pulse(5 0 6n 200p 200p 2n 12n) *Descricao da porta nand de 2 entradas. Entradas= "a", "b"; saida="out" MP1 vdd a out vdd CMOSP l=0.5u w=1.2u pd=4.2u ad=0.6p ps=4.2u as=0.6p MP2 vdd b out vdd CMOSP l=0.5u w=1.2u pd=4.2u ad=0.6p ps=4.2u as=0.6p MN1 gnd b int gnd CMOSN l=0.5u w=1.2u pd=4.2u ad=0.6p ps=4.2u as=0.6p MN2 int a out gnd CMOSN l=0.5u w=1.2u pd=4.2u ad=0.6p ps=4.2u as=0.6p 9
2ns (=retardo) 12ns (=período) 2ns (=tV2) 200ps (tempo v1 p/ v2) 200ps (tempo v2 p/ v1) Descrição Spice de uma Porta Nand * Inclusao de arquivo de tecnologia .include modelo_05.txt * Fonte de alimentacao V1 vdd 0 dc 5 V2 gnd 0 dc 0 * Fontes de tensao para as entradas V3 a 0 pulse(5 0 2n 200p 200p 2n 12n) tempos de transição dos sinais de entrada 10
V DD B A Out GND Descrição Spice de uma Porta Nand * Capacitancia para representar carga vista pela saida da porta CL out 0 20f .control tran 2p 12n plot a+12 b+6 out .endc .end Capacitância de saída Tempo total de simulação Passo de simulação 11
Arquivos para Estes Experimento • Disponíveis em www.inf.ufsc.br/~guntzel/ine5442/lab2 • Arquivo com a descrição Spice (compatível com SpiceOpus): • nand2.cir • Arquivo de tecnologia: modelo_05.txt 12
Experimento 1: Roteiro • Simular a porta nandde duas entradas com as seguintes opções de tempo de transição dos sinais de entrada (Tr): 0p, 200p, 400p, 600p, 800p (com CL=20fF) • Medir nos gráficos e anotar os resultados, preenchendo a seguinte tabela • Comentar os resultados obtidos, confrontando-os com a teoria (máx. um parágrafo) Obs: faremos em aula as simulações para Tr=200ps e CL=400 ps 13
Experimento 2: Roteiro • Simular a porta nandde duas entradas com as seguintes opções de carga de saída CL: 10f, 20f, 30f, 40f, 50f (com Tr=400ps) • Medir nos gráficos e anotar os resultados, preenchendo a seguinte tabela • Comentar os resultados obtidos, confrontando-os com a teoria (máx. um parágrafo) Obs: faremos em aula as simulações para CL=10fF e CL=20fF 14
Relatório • Individual • Estrutura: • Capa, contendo título (“INE5442/EEL7312 - Relatório do 2º Laboratorio”), nome do aluno, matrícula, email, data • Descrição do 1º Experimento, resultados e comentários (conforme slide 13) • Descrição do 2º Experimento, resultados e comentários (conforme slide 14) • Conclusões • Referências Bibliográficas • Data de entrega: sexta-feira que vem, 24/10/2008 • Entrega em papel (não serão aceitos relatórios via email) Source: Rabaey; Chandrakasan; Nikolic, 2005 15