Esquemas de Interrupción

1. Esquemas de Interrupción

2. Procesador Int Controlador Intrq rutina Objetivo: Ahorrarle al procesador la espera activa. ¿Como?: El dispositivo avisa al procesador cuando se requiere su intervención

3. 1 PROCESADOR INT1 INT2 INT3 I1 I2 2 I3 3 ¿Qué ocurre cuando más de un dispositivo requiere en el mismo instante la atención del procesador? ¡Fácil!. Se le ponen más entradas de interrupción al procesador

4. Ack PROCE SADOR INT I1 1 I2 2 I3 3 De nuevo el espacio físico es limitado. ¿Quién fue? Más de un dispositivo debe compartir la línea de interrupción.

5. Procesador BUS INT 1 1 2 3 Int ack 2 3 ? ? Esquema por consulta ? int + prioridades - Ciclo de reconocimiento de interrupciones El procesador busca dispositivo a dispositivo al autor de la petición

6. Procesador BUS Ack INT 1 2 3 Daisy Chain Esquema vectorial: + prioridades - Ciclo de reconocimiento de interrupciones Los dispositivos se las arreglan para enviarle al procesador un identificador

7. Bus PROCESADOR INT Controlador de interrupciones 1 2 3 Esquema de interrupciones del 8086 Gestiona vectorización Gestiona Prioridades Vectorizado. Uso de un controlador de interrupciones

8. Interrupciones- excepciones • Interrupciones: externas • Enmascarables (IF) • No enmascarables • Excepciones: fallos internos, INT nº • Faults: antes de la ejecución inst. actual • Ej. fallo de página • Traps: después de la ejecución inst. actual • Ej. Div/0 • Abort: fallo no relacionado con inst. • Tabla de vectores • Punteros a la rutina de atención • Modo Real: 4 bytes • Segmento de Código • Desplazamiento • Modo Protegido • Interrupt Descriptor Table (IDTR) • 256 entrada • No enmascarable: 2 • INT nº • Enmascarable: ciclo de reconocimiento de interrupció

9. Bus PROCESADOR INT Controlador de interrupciones 1 2 3 Dirección de la rutina de atención a la interrupción Vector de interrupciones: 256 entradas

10. Tabla de interrupciones IA-32

11. Controlador de interrupciones • 8259