1 / 33

Rencontres de Seillac 26 Juin 2002

DØ. Rencontres de Seillac 26 Juin 2002. Plan de l’exposé. f. h. Introduction. 1- Le détecteur DØ au TEVATRON. 2- Analyses et Software. 3- Hardware. Conclusion. Introduction : Le groupe DØ au LAL. Vipin BATHNAGAR Chercheur invité  Inde (Sept. 2001)

bernard-caldwell
Download Presentation

Rencontres de Seillac 26 Juin 2002

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. DØ Rencontres de Seillac 26 Juin 2002

  2. Plan de l’exposé f h Introduction 1- Le détecteur DØ au TEVATRON 2- Analyses et Software 3- Hardware Conclusion Patrice VERDIER – Seillac - LAL Orsay

  3. Introduction : Le groupe DØ au LAL Vipin BATHNAGAR Chercheur invité  Inde (Sept. 2001) Serguey BURDIN Chercheur invité  FNAL (Sept. 2002) • Laurent DUFLOT • Jean-François GRIVAZ • Michel JAFFRE • Pierre PETROFF Responsable du groupe • Patrice VERDIER • Doctorants: • Abdelouahab ABDESSELAMPostDoc Annecy (Oct. 2001) • Florian BEAUDETTE 2003 • Mélissa RIDEL Thèse soutenue (Avril 2002) • Tuan VU ANH 2004 • Alexandre ZABI 2004 (actuellement à Boston) • Électronique:Ronic CHICHE, Patrick CORNEBISE, Philippe CROS, • Christophe DE LA TAILLE, Pierre IMBERT, • Bernard LAVIGNE, Gisèle MARTIN, • CAO:Dominique CUISY, Henry ROSENSWEIG • Informatique:Guy LE MEUR, François TOUZE, Guy BARRAND http://www.lal.in2p3.fr/recherche/d0/ Patrice VERDIER – Seillac - LAL Orsay

  4. Introduction : Activités du groupe • Software: • EM Id • Jets • CellNN et Energy Flow • Event Display • Analyses: • SUSY: squarks et gluinos • canal Jet/MET • canaux Leptoniques • Hardware: • Calibration en ligne du calorimètre • La carte trigger L2 beta • Responsabilités: • Laurent DUFLOT: Jet/MET, New Phenomena • Michel JAFFRE : EM-ID • Jean-François GRIVAZ “Godfather” Jet/MET • Pierre Petroff : Responsable D0 IN2P3, L2 beta Patrice VERDIER – Seillac - LAL Orsay

  5. 1- Run II au TEVATRON Run 1b Run 2a Run 2b #bunches 6x6 36x36 140x103 s (TeV) 1.8 1.96 1.96 typ L (cm-2s-1) 1.6x1030 8.6x1031 5.2x1032  Ldt (pb-1/week) 3.2 17.3 105 bunch crossing(ns) 3500 396 132 interactions/crossing 2.5 2.3 4.8 Tevatron upgrade: • Augmentation de l’énergie: 1.8 TeV  1.96 TeV • Augmentation de la luminosité 0.1 fb-1 2 fb-1  15 fb-1 (RunI) (RunIIa) (RunIIb) Amélioration du détecteur : • Taux d’évènements élevé (électronique, DAQ, trigger) • Nouveau Tracker Physique : • Top • Electro-faible • QCD • Beauté • Nouvelle Physique • Higgs ‘ Patrice VERDIER – Seillac - LAL Orsay

  6. 1- Upgrade du détecteur DØ Conserver les qualités de DØ du Run I : • Le calorimètre avec une électronique plus rapide • Upgrade des chambres à muons Développer Tracking et Trigger : • silicon tracker, fiber tracker, solenoid • Preshowers • Pipelined 3-level trigger Patrice VERDIER – Seillac - LAL Orsay

  7. 1- Première année de prise de données • Environ 55 pb-1 délivrés jusqu’à présent • Utilisé pour : • le commissioning des détecteurs • e, , jets, EM et jet energy scale ... ~ 11 pb-1 utilisables pour la physique Patrice VERDIER – Seillac - LAL Orsay

  8. 1- SMT: “Silicon Microstrip Tracker” • 800 000 canaux de lectures • 4 couches dans la partie baril • baril : F-Disks verticaux • H-Disks pour tracking à l’avant • silicium simple (axial) ou double face (axial+stereo) • Reconstruction 3D des traces 100% commissioned Λp+p- KS0p+p- Patrice VERDIER – Seillac - LAL Orsay

  9. 1- CFT: “Central Fiber Tracker” pT>3 GeV 42 m (SMT+CFT) Global tracks DCA resolution ~ 60 mm (unaligned!) beam spot ~ 30-40 mm • 20 cm < R < 51 cm • 8 couches de fibres scintillantes : axial + stereo • Guide d’onde vers VLPC • 77 000 canaux de lecture • Détecteur rapide pour le trigger axial: 100% readout stereo: 100% readout Commissioning mi-Avril 2002 • DCA resolution ~ 42 m • (using SMT + axial & stereo fibers) • Beam spot ~ 30 m Patrice VERDIER – Seillac - LAL Orsay

  10. 1- Le Calorimètre W  e background subtracteddata & MC Errors are statistical only 300 GeV Jets Cross section Integrated luminosity: ~1 pb-1 Conserver les qualités du Run I : • LAr: Stable, réponse uniforme, rad. hard., granularité • Absorbant: Uranium ( + Cu/Fe) Uniforme, hermétique, couverture angulaire (|η| < 4.2) • Compensation (E/p~1) • Bonne résolution en énergie • EM E-scale : Z  e+e- • Jet E-scale : +jet … et upgrade de l’ électronique: • bunch x-ing • trigger L1 100% commissioned ~55K canaux de lecture ~0.1% mort/bruyant Z  ee(no track match) Yellow = data Blue = MC Patrice VERDIER – Seillac - LAL Orsay

  11. 1- Détection des muons J/ signal, central + fwd m triggers Muons + CFT (work in progress) Système à Muon 100%commissioned • Couverture angulaire : jusqu’à |h|<2 • Critère d’identification des muons à chaque niveau de trigger • Utilisation du CFT pour la détermination de l’impulsion • Bonne résolution en temps (~2.5 ns) du sytème de scintillateurs pour éliminer les cosmiques Patrice VERDIER – Seillac - LAL Orsay

  12. 1- Le Trigger: Level 1 Muon trigger rate vs. luminosity L1 jet triggers forward Rate (Hz) central Luminosity (1030 cm-2s-1) L1 jet turn-on Toujours du travail à effectuer dans ce secteur • Level 1: • Calorimètre et muon fonctionne correctement • Level 1 CTT (“Central Track Trigger”) arrive bientôt • Evolution du trigger pour le plan de montée en luminosité en 2002 Patrice VERDIER – Seillac - LAL Orsay

  13. 1- Le Trigger: Level 2 et Level 3 • Level 2 : • Problème des cartes processeurs alpha: cartes beta (LAL) arrivent bientôt • Une carte alpha par crate : système L2 prêt • crate muon commence à rejeter • crate calo cet été • STT : “Silicon Track Trigger” arrive cet été • DAQ : • Problèmes techniques:  système ethernet: • “single-board computers” dans des crates VME et des switches Cisco • Level 3 : • Ferme Linux (48 PC): fonctionne et sélectionne des évènements Considered Level 3 jet tool Turn-on Passed Patrice VERDIER – Seillac - LAL Orsay

  14. 1- b quark tagging Jets avec muons : Paramètre d’impact: Patrice VERDIER – Seillac - LAL Orsay

  15. 1- Évènements Intéressants  Électron e MET  j1 j2 j4 j3 4jets + 1 électrons + missing Et Trileptons: 1 électron + 2 muons Patrice VERDIER – Seillac - LAL Orsay

  16. Code officiel de reconstruction des électrons Analyses: Études “Fake Electrons” 2- EM ID Patrice VERDIER – Seillac - LAL Orsay

  17. La méthode de la “route”: Identification des cellules dans une route autour des candidats électrons Calcul de Et dans la route Critères d’identification des électrons 2-EM ID: dans les jets Patrice VERDIER – Seillac - LAL Orsay

  18. Calibration (cf. suite) Algorithme de clusterisation: CellNN Reconstruction du flux d’énergie Algorithme de jets 2- Reconstruction de l’énergie Run II Corrections Corrections Jets Jets Run I Energy Flow Corrections Corrections Jets Clusters Traces Chaîne de lecture Calibration Mesure du calorimètre Apport RUN II Patrice VERDIER – Seillac - LAL Orsay

  19. Un algorithme pour reconstruire les gerbes CellNN calorimètre traité par niveau utilisation de l’information longitudinale utilisé pour l’identification des électrons Tracking meilleur que le calorimètre à basse énergie Détecteurs de trace couvre des parties moins bien instrumentées (ICD) Tracking + Calorimètre: Possibilité d’améliorer la résolution en énergie 2- Reconstruction de l’énergie Électrons: 5<E<25 GeV 94.6% crack bremstrahlung • Nombre de clusters reconstruits lorsqu’une seule particule traverse le calorimètre Patrice VERDIER – Seillac - LAL Orsay

  20. (Ereco-Egen)/Egen Clusters, clusters corrigés, part. “energy flow” 2- Reconstruction de l’énergie Z  bb 12 % Restauration de l’ échelle d’ énergie Amélioration de la résolution (10%) Patrice VERDIER – Seillac - LAL Orsay

  21. D0 event Display: Développement en cours Travail avec le Service Informatique du LAL 2- D0 Event Display Patrice VERDIER – Seillac - LAL Orsay

  22. Données: mars  juin 2002 Luminosité = 7.4 pb-1 2-Analyses: squarks et gluinos q g Production: Trigger 3CJT7 Désintégration: Jets + missing Et Patrice VERDIER – Seillac - LAL Orsay

  23. Signature avec 2 leptons: moins de bruit de fonds rapport d’embranchement plus faible mais, sensibilité comparable Résultats TEVATRON Run I: Exclusion dans le plan (m0,m1/2) 2-Analyses: squarks et gluinos Patrice VERDIER – Seillac - LAL Orsay

  24. 3- Calibration en ligne du calorimètre Electronique de Lecture du calorimètre • 55 000 voies : Cd = 400 pF  4.5 nF • signal calibration signal physique • Réflectométrie: Mesures in Situ Carte Switch développée au LAL Schéma équivalent 9 paramètres Patrice VERDIER – Seillac - LAL Orsay

  25. 3- Calibration en ligne du calorimètre Simulation: • Bon accord data/simulation pour les différents types de préamplis Travail en cours: Mise en temps du calorimètre Obtenir l’échelle absolue d’énergie Patrice VERDIER – Seillac - LAL Orsay

  26. 3- Carte processeur L2 alpha Interface VME DMA/ PIO ECL drivers 500 MHz  SBC De nombreux problèmes: • Processeurs • Assemblages • ... • Isoler la SBC des I/O • Composants standards • Compatibilité hardware entre alphas et betas Patrice VERDIER – Seillac - LAL Orsay

  27. 3- Carte processeur L2 beta 9U board 64 bit J5 IDE 6U board <2MHz Drivers VME Compact PCI J4 UII J3 32 bits J2 66 MHz (max) 64 bits Local bus PLX 33 MHz 9656 PCI J1 Drivers Clk (s)/ FPGA roms ECL Drivers 128 bits SPY ~20 MHz MBus Carte Alpha De nombreux problèmes: • Processeurs • Assemblages • Communications • SBC Advantech: • single/bi-processeur PIII 933 Mhz • 64 bits, 66 MHz PC Carte Beta • PIII Compact PCI • carte 9U • 3 BGA’s • UII tundra: Interface VME • PLX 9656: Interface PCI • Xilinx FPGA: MBus et autres logiques Patrice VERDIER – Seillac - LAL Orsay

  28. 3- Carte processeur L2 beta • Au LAL: • Co-responsabilité du projet • Schémas, Firmware • Design du PCB (CAO) • Fabrication : • TECHCi :fabricant PCB • THALES : • Études mécaniques et construction • Assemblage des composants • Tests électrique : JTAG • University of Virginia: • Bob Hirosky • (Co-responsable) • University of Maryland: • Drew Baden Patrice VERDIER – Seillac - LAL Orsay

  29. 3- Carte processeur L2 beta Construction: 2 prototypes reçus fin mars 2002 Patrice VERDIER – Seillac - LAL Orsay

  30. 3- Carte processeur L2 beta Magic Bus VME bus B I T 3 β d0l2b2 2nd proto M e m o r y B o a r d β d0l2b1 1st proto VGA PC with bit-3 Interface PS/2 Ethernet Xilinx programmer Slot 1 Slot 7 Slot 21 + Terminator cards on the back-plane’s slot 7 and 21 + jumpers Excellent support technique : Électronique Cablage Banc de tests au LAL Patrice VERDIER – Seillac - LAL Orsay

  31. 3- Carte processeur L2 beta BOSSREQ BOSSIN D0l2b2: Master DSTROBE D0l2b1: Target DDONEOUT Première transaction PIO entre 2 betas Comparaison avec la simulation DDONEIN on master Patrice VERDIER – Seillac - LAL Orsay

  32. 3- Carte processeur L2 beta • Planning : • Production de deux prototypes en cours: livraison fin juillet 2002 • Tests au LAL avant départ pour Maryland puis Fermilab • Production de la série de 38 cartes début septembre (si aucune modification) • Commissioning à Fermilab : novembre/décembre 2002 Conclusion : • Utilisation des compétences des services du LAL: • électronique, cablage • CAO • Design/Prototypes/Production/Intégration: • 1 an ½ • Bénéficier de l’expérience américaine sur la carte alpha Collaboration UVa/LAL D0L2Beta@fnal.gov http://www.lal.in2p3.fr/recherche/d0/l2beta.html http://galileo.phys.virginia.edu/~rjh2j/l2beta/ Patrice VERDIER – Seillac - LAL Orsay

  33. Conclusion e e e • Participation du LAL à l’expérience DØ : • Activités diversifiées: implication dans les différents groupes de travail de DØ • Travaux importants pour le commissioning et le développement des programmes officiels de reconstruction • Exemple de la carte beta: financée par D0 et conçue au LAL • Utilisation du savoir et des compétences du laboratoires • Bientôt la fin des projets hardware pour le Run IIa • A venir : • Commissioning complet en fin d’année • Début des analyses • Montée en luminosité ...? Patrice VERDIER – Seillac - LAL Orsay

More Related