1 / 23

Diagnostika počítačů DGP_09

Diagnostika počítačů DGP_09. Prof. Ing. Karel Vlček, CSc. karel.vlcek@vsb.cz Katedra Informatiky, FEI, VŠB - TUO. Co je Boundary - Scan?. Boundary-scan test (B-ST) je metoda, která umožňuje úplnou řiditelnost a pozorovatelnost vývodů součástky programovými prostředky

keanu
Download Presentation

Diagnostika počítačů DGP_09

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript


  1. Diagnostika počítačů DGP_09 Prof. Ing. Karel Vlček, CSc. karel.vlcek@vsb.cz Katedra Informatiky, FEI, VŠB - TUO

  2. Co je Boundary-Scan? • Boundary-scan test (B-ST) je metoda, která umožňuje úplnou řiditelnost a pozorovatelnost vývodů součástky programovými prostředky • Metoda B-ST je schopna nahradit metodu „in-circuit testing“ bez toho, že by bylo použito zařízení nazývané „bed-of-nail“ • Zařízení pro testování metodou „in-circuit test“ je eliminováno Diagnostika počítačů

  3. Vstupy a výstupy pro B-ST • Obrázek ilustruje možnou strukturu pro vstup a výstup vývodů testované jednotky dle JTAG • Během testů jsou všechny vstupní signály zachycovány pro analýzu a všechny výstupy jsou nastavovány pro testy okolních součástek Diagnostika počítačů

  4. Principy činnosti B-ST • Činnost těchtoscanovacíchbuněk je řízena pomocíbloku „Test Access Port (TAP) Controller“ • Řadič a registr instrukcíje na obrázku jako „TAP Controller“ Diagnostika počítačů

  5. TAP controller • Blok „TAP controller“je konečný automat se 16 states, který řídí činnost buněk posuvného registru označovaného „boundary scan register“ • Základní operacetestovacího hardware jsou řízeny prostřednictvím čtyř pinů: Test Clock (TCK), Test Mode Select (TMS), Test Data In (TDI), and Test Data Out (TDO) • Volitelný pátý vývod TRST*, bývá použit jako signál asynchronního nulování TAP controlleru Diagnostika počítačů

  6. Instrukce pro programování • Činnost TAP controlleruje určována instrukcí – obsahem IR (Instruction Register) tak, aby byly vykonávány testy potřebného typu • Standard 1149.1 vyžaduje, aby součástky byly testovány třemi typy instrukcí • Instrukce EXTEST • Instrukce SAMPLE/PRELOAD • Instrukce BYPASS Diagnostika počítačů

  7. Jak je B-S Test prováděn? • Na testované descemůže být více součástek • Součástky jsou pak propojeny do jednoho řetězce • Součástky v jednom řetězci mají společné ovládání Diagnostika počítačů

  8. Uspořádání registrů pro B-ST Diagnostika počítačů

  9. Standardizace B-ST • Boundary-Scan test je standardizován společně s rozhraním JTAG v IEEE 1149.1 Diagnostika počítačů

  10. Použití B-ST (1) • Odladěním prototypu infrastruktury hardwaru od montážních chyb lze zkontrolovat funkčnost logických bloků • Testování propojení paměťových bloků od zkratů a přerušených spojení • Programování CPLD a konfiguraci EPROM pamětí obvodů FPGA všech výrobců, přes signálové rozhraní nebo TAP (Test Access Port) Diagnostika počítačů

  11. Použití B-ST (2) • Testování pomocí konektorů. Přídavné hardwarové moduly DIOS (Digital I/O Scan = digitální skenování vstupů/výstupů) vytváří možnost jednoduše rozšířit testování až na hlavní svorkovnice na kraji desek nebo na libovolné testovací body • S moderním boundary-scan řadičem vybaveným interní pamětí lze jednoduše programovat Flash paměti přenosovými rychlostmi až 2 MB/min Diagnostika počítačů

  12. Vývoj Boundary-Scan Test • S rychlým vývojem zmenšování komponent, integrovaných obvodů a desek plošných spojů (např. technologie SMT), musí držet krok i jejich testovací techniky. • Vývody pouzder obvodů a obvody na deskách blíže u sebe, není místo pro fyzické testování pomocí hrotů • Procedura in-circuit test komponent pomocí pole hrotů nelze použít Diagnostika počítačů

  13. Základní idea B-ST • Základní ideou techniky Boundary-scan je právě nahrazení pole hrotů integrovanými elektronickými "piny“ buňkami • Ve vývodech jsou implementovány pomocné obvody uvnitř integrovaných obvodů tak, že oddělují jeho logické jádro od fyzických vývodů. • Pomocné obvody pracují jako "virtuální" sondy uvnitř součástky Diagnostika počítačů

  14. Testování obvodů bez B-ST Diagnostika počítačů

  15. Blokové schéma B-ST • Obvody B-ST implantované v integrovaném obvodu - buňky s vývody TDI/TDO a řídící logika Diagnostika počítačů

  16. Vnitřní test B-ST • Příklad použití Boundary-Scan při testování Diagnostika počítačů

  17. Testování FPGA • Použití B-ST pro testování vnitřní logiky FPGA Diagnostika počítačů

  18. Registry pro B-ST Diagnostika počítačů

  19. Vývojový diagram činnosti B-ST Diagnostika počítačů

  20. BSDL (1) • Boundary-Scan Description Language (BSDL) je standardní jazyk pro testování pomocí boundary-scanu, respektující IEEE Standard 1149.1-1990 • Je podskupina známého programovacího jazyka VHDL a určený k použití při testování vývojáři, výrobci součástek, ASIC návrháři a ATE výrobci Diagnostika počítačů

  21. BSDL (2) • Je také určený k specifikování charakteristik, které jsou unikátní pro daný obvod • V září 1994 byl uzákoněn IEEE Standard 1149.1b-1994 s většími možnostmi, který je však plně kompatibilní s obvody a deskami využívající standard IEEE 1149.1 a 1149.1b Diagnostika počítačů

  22. Další vývoj B-ST • Metoda Boundary-Scan Test patří stále mezi rozšířenější a vývody jeho rozhraní jsou použity na velkém množství integrovaných obvodů různých výrobců • Neustále se vyvíjejí testovací a vývojové prostředky, jejichž software umožňuje automaticky generovat testovací vektory/data dle zadaných kritérií (např. netlistu) a výsledky přehledně zobrazovat na obrazovce v podobě tabulek nebo i grafického schéma Diagnostika počítačů

  23. Literatura • Hlavička J.: Diagnostika a spolehlivost, Vydavatelství ČVUT, Praha (1990), ISBN 80-01-01846-6 • Musil, V., Vlček, K.: Diagnostika elektronických obvodů, TEMPUS Equator S_JEP-09468-95, ÚMEL, FEI VUT v Brně (1998) • Hlavička, J., Kottek, E., Zelený, J.: Diagnostika Elektronických číslicových obvodů, Praha SNTL (1982) • Drábek, V.: Spolehlivost a diagnostika, VUT Brno, (1983) • Hławiczka, A.: P1149, Warszawa (1993), ISBN 83-204-1518-7 Diagnostika počítačů

More Related