220 likes | 514 Views
Concepção de Circuitos Integrados. Portas Lógicas. Tópicos abordados neste capítulo:. Introdução – Lógica com Chaves. Portas Lógicas nMOS. Portas Lógicas nMOS : problema !. Portas Lógicas CMOS. Portas Lógicas com Chaves nMOS. Portas Lógicas com Chaves nMOS: problema !.
E N D
Concepção de Circuitos Integrados Portas Lógicas
Tópicos abordados neste capítulo: Introdução – Lógica com Chaves Portas Lógicas nMOS PortasLógicasnMOS: problema! Portas Lógicas CMOS Portas Lógicas com Chaves nMOS Portas Lógicas com Chaves nMOS: problema! Portas Lógicas com Chaves CMOS Portas Lógicas: otimização
Introdução – Lógica com Chaves • Transistores podem ser vistos como uma chave controlada pelo sinal da grade • Uma chave NMOS fecha quando o sinal de controle for VCC (1 lógico) B A F = E seAeB F E A F = E seAouB E F B OBS: o transistor NMOS passa um 0 forte e um 1 fraco
Introdução – Lógica com Chaves • Uma chave PMOS fecha quando o sinal de controle for VSS (0 lógico) B A F = E seAeB = AouB = A+B F E A F = E seAouB = AeB = A.B E F B OBS: o transistor PMOS passa um 0 fraco e um 1 forte
PortasLógicasnMOS INVERSOR nMOS • Equação: • Esquema Elétrico nMOS: S = E Vcc Transistor N de depleção • Esquema Lógico 1 0 S E S 0 1 E saída E Transistor N 0 1 1 0 V Terra
A B S S = A . B PortasLógicasnMOS Porta NAND nMOS • Esquema Elétrico nMOS: • Equação Lógica: Vcc • Esquema Lógico : S A B A B saída 0 0 1 0 1 1 1 0 1 1 1 0 Terra
S A B S = A + B PortasLógicasnMOS Porta NOR nMOS • EsquemaElétriconMOS: • Equação: VCC • Esquema Lógico: S B A A B saída 0 0 1 0 1 0 1 0 0 1 1 0 terra
PortasLógicasnMOS: problema! - Consumo de corrente (portanto, potência) elevado. - Custo de produçãomaiselevadodevidoaoacréscimo de etapasadicionais no processo de fabricação.
PortasLógicas CMOS Circuitos CMOS Estáticos • Exceto durante o período de transição, a saída de uma porta CMOS estática está ligada a VDD ou VSS (Massa) através de um caminho com baixa resistividade. OBS: Isto faz com que uma porta CMOS estática consuma muito menos que uma porta NMOS. • A saída de uma porta CMOS assume sempre o valor da função booleana implementada pelo circuito (ignorando novamente os efeitos de transição durante o período de chaveamento). • O colocado acima difere da classe de circuitos dinâmicos, que baseia-se no armazenamento temporário de valores de sinais em capacitâncias de nodos do circuito com alta impedância.
= PortasLógicas CMOS Circuitos CMOS Estáticos VDD De Morgan: A + B = A . B E1 E2 E3 Somente PMOS pull up S = f (E1,E2,E3) E1 E2 E3 pull down Somente NMOS AND = NAND + INV VSS As redes PUP (pull up) e PDN (pull down) são duais.
PortasLógicas CMOS INVERSOR CMOS • Equação: • Esquema Elétrico CMOS: S = E Vcc • Esquema Lógico V Transistor P E 1 0 S S 0 1 E Transistor N V Terra
S = A . B PortasLógicas CMOS Porta NAND CMOS • Esquema Elétrico: • Equação Lógica: Vcc S • Esquema Lógico : A A B S B Terra
PortasLógicas CMOS Porta NOR CMOS • Esquema Elétrico CMOS: • Equação: VCC S = A + B • Esquema Lógico: S A B A S B terra
PortasLógicas CMOS A B S C D Porta NAND CMOS VDD VDD D B C A S A S B C D terra A D B C terra
PortasLógicas CMOS Portas CMOSComplexas SCCG(Static CMOS Complex Gate) VCC C Exemplo: A B D S C D B A S S = A + ( B .(C+D)) A B C D A lógica da porta é definida pelos transistores de pull down. terra
PortasLógicas CMOS Portas CMOSComplexas SCCG(Static CMOS Complex Gate) Exercícios: Apresente o esquemáticoaonível de transistoresparaoscircuitosabaixo.
PortasLógicas com Chaves nMOS B A E1 Rede de chaves NMOS E1 A’ E2 G F A G F E2 B B’ C D - Transistores N - Sem consumo estático - Vg alto varia em função da lógica - Buffer regenera o sinal
C=5v M2 F E=5v Mn CL M1 PortasLógicas com Chaves nMOS: problema! C=5v i F E=5v CL - VF não consegue atingir 5V, mas 5V -VTn - VF = 3,5 V devido ao efeito de corpo (boddyeffect) - Tensão na entrada do inversor não e’ suficiente para desligar o transistor PMOS - “Perda de tensão” causa consumo estático de potência e diminui margem de ruído ~
C F E C PortasLógicas com Chaves CMOS Símbolos: C C = 5 V F E F E CL C = 0 V OBS: o transistor PMOS passa um 0 fraco e um 1 forte o transistor NMOS passa um 0 forte e um 1 fraco Req de uma chave CMOS: cerca de 10 KΩ Desvantagem: temos que ter C e C
PortasLógicas com Chaves CMOS Multiplexador de 2 entradas S S S VDD VDD A M2 F F S M1 B S S S A B
PortasLógicas com Chaves CMOS XNOR e XOR XOR realizado com transistores de passagem Z B XNOR realizado com portas lógicas A B B M2 Z A A M3 M1 M4 B B
PortasLógicas: otimização Restruturação lógica para redução do fan-in redução do atraso da porta