Základní dělení a parametry logických členů

1. Základní dělení a parametry logických členů Střední odborná škola Otrokovice Autorem materiálu a všech jeho částí, není-li uvedeno jinak, je Ing. Miloš Zatloukal Dostupné z Metodického portálu www.rvp.cz, ISSN: 1802-4785, financovaného z ESF a státního rozpočtu ČR. Provozováno Výzkumným ústavem pedagogickým v Praze. www.zlinskedumy.cz

2. Charakteristika DUM 2

3. Základní dělení a parametry logických členů Obsah tématuDělení logických obvodů – různá kritériaDělení logických členů podle hustoty integraceParametry číslicových logických obvodůDělení logických členů podle technologie výrobyTeplotní řady TTL obvodůŘady podle rychlosti a spotřeby energieTypy výstupu TTL členůŘady CMOS obvodů podle rychlosti a napájení

4. Logický člen - je to samostatný funkční celek schopný plnit určitou logickou funkci - pracuje tedy podle zadaného pravidla (logické rovnice nebo funkce) - jeho výstup reaguje a) pouze na kombinaci jeho vstupů (A, B, C nebo a, b, c…) (pak jde o kombinační logický obvod) b) na kombinaci jeho vstupů navíc ale v součinnosti s výstupem a časem (pak jde o sekvenční logický obvod) Logický člen zpracovává logickou informaci - jde o nejčastěji dvoustavové signály (logická nula a logická 1) - v oblasti výpočetní techniky (včetně mikropočítačů) pak jde o třístavové signály (kromě logické nuly a jedničky jde o stav vysoké impedance – odpojeno

5. Možností jak dělit logické obvody je více - podle schopnosti zesilovat signál (pasivní, aktivní) - podle druhu signálu – nositele logické informace (elektrické, optické, pneumatické, hydraulické…) - podle použitých součástek (spínací prvky) (relé, dioda, tranzistor…) - podle logické funkce, kterou představují (NOT, AND, NAND, OR, NOR, XOR) - podle řiditelnosti časovacím signálem (kombinační, sekvenční) - podle hustoty integrace (počtu tranzistorů v integrovaném obvodu) (SSI, MSI…) - podle technologie výroby (DL, TTL, PMOS, NMOS, CMOS, ECL, I2L…)

6. Dělení logických členů podle hustoty integrace Zkratka je odvozena z přibližného počtu tranzistorů vytvořených v integrovaném obvodu, první (až druhé) písmeno určuje počet, třetí písmeno S = Scale = stupnice, stupeň, I = Integration = integrace. SSI – SmallScaleIntegration - malá hustota (do 10)MSI – Medium ScaleIntegration - střední hustota (desítky)LSI – LargeScaleIntegration - velká hustota (tisíce)VLSI – Very LargeScaleIntegration - velmi vysoká hustota (104 až 105) (1 Mbit, 1,2 µm) ULSI – Ultra LargeScaleIntegration - ultra vysoká hustota (4 Mbit, <1 µm)SLSI – Super LargeScaleIntegration - super vysoká hustota (16 Mbit, 0,5 – 0,7 µm)XLSI – Extra LargeScaleIntegration - extra vysoká hustota (64 Mbit, 0,35 µm)ELSI – ExtremelyLargeScaleIntegration - extrémně vysoká hustota (jednotka Mbit se týká kapacity paměti a µm se týká vzdálenosti struktur na čipu)

7. Parametry číslicových logických obvodů K základním vlastnostem číslicových obvodů patří - Zpoždění Doba potřebná k tomu, aby signál prošel přes obvod - Větvení Schopnost obvodu připojit na jeden výstup více dalších vstupů - Šumová imunita Odolnost obvodu proti rušení, které by mohlo způsobovat změnu výstupu bez patřičného podnětu - Montážní logické členy Jde o schopnost obvodu snést spojení více výstupů do jednoho uzlu a realizovat tak logický součet (OR) nebo součin (AND)

8. Dělení logických členů podle technologie výroby (zahrnuje také typický spínací prvek – diodu, tranzistor – bipolární nebo unipolární) Dříve používané typy DL – diodová logika (Diode Transistor Logic) - jako spínací prvky používá diody a omezovací rezistory - logika našla použití u některých TTL obvodů DTL– diodově tranzistorová logika (Diode Transistor Logic) - kombinuje diody na vstupu a spínací tranzistor na výstupu - zpoždění je kolem 30 nS - větvení do 8 - dobrá šumová imunita - možnost tvořit montážní logické členy RTL – rezistorovětranzistorová logika (Resistor Transistor Logic) - typické jsou odpory v bázích tranzistorů - pomalejší - větvení 3 až 4 - malá šumová imunita (okolo 0,2 V) - později se pro zlepšení kmitočtových vlastností se přidávaly kondenzátory (RCTL) - vyšší cena

9. Dělení logických členů podle technologie výroby – pokračování Používané typy TTL – tranzistorově tranzistorová logika (TransistorTransistor Logic) - používá bipolární tranzistory - někdy s více emitory (NAND) - napájecí napětí je od 4,5 do 5,5 V (nevýhoda pro napájení z baterií) (tolerance napájecího napětí je podle řady 5 % nebo 10 % z 5,00 V) - jsou rychlé - mohou pracovat s vyššími frekvencemi (mají rychlou odezvu a malé zpoždění průchodu signálu – od 3 do 10 ns) - nízká výrobní cena - nevyžadují zvláštní zacházení ani speciální antistatické pracoviště (dobře uzemněné) - šumová imunita je dobrá (teoretická je 0,4 V, v praxi dosahovaná kolem 0,9 V) - větvení je od 10 do 30 - větší spotřeba elektrické energie (značný zbytkový proud) -u TTL lze dosáhnout jen nízkého nebo středního stupně integrace (SSI a MSI)

10. Dělení logických členů podle technologie výroby – pokračování CMOS - komplementární MOS technologie (Complementary Metal Oxid Semiconduktors) - používá unipolární tranzistory (FET – FieldEffectTransistors– řízené elektrickým polem) - velký rozsah napájecího napětí (2 – 18 V) - velmi malá spotřeba el. energie (zejména ve statickém režimu) (nízký příkon, malé energetické ztráty, malý zbytkový proud) - vysoký vstupní odpor - vysoká šumová imunita (odolnost rušení) – podle napájecího napětí - vysoký stupeň integrace (LSI, VLSI a vyšší) - větvení je kolem 50 starší typy CMOS jsou pomalejší než TTL (nižší pracovní kmitočet, větší zpoždění) - jsou citlivé na elektrostatické pole (dotek), na přepětí, na elektrický výboj (při práci s CMOS obvody je nutné speciální pracoviště se zvýšenou ochranou před účinky elektrostatického pole) - vyrábějí se řady, které mohou přesně nahradit TTL obvody (technologie HCMOS – řada HCT 74xxx)

11. Dělení logických členů podle technologie výroby – pokračování ECL – emitorověvázaná logika – (Emitter-CoupledLogic) - nejrychlejší (velmi vysoká pracovní frekvence, řádově GHz) - typické zpoždění je 5 až 7 ns (nejrychlejší obvody ECL mají zpožděni i pod 1 ns) - nízká výstupní impedance - obvody pracují s referenční napětím 4 V toto určuje hranice nízké úrovně – log. nula (obvykle 3,6 V) vysoké úrovně – log. jedna (obvykle 4,4 V) - větvení – okolo 20 - možnost tvořit montážní logické členy - větší spotřeba (asi 40 mW na jedno hradlo) - některé obvody ECL vyžadují pro svoji činnost 2 napájecí napětí (jedno kladné a druhé záporné) - použití - vstupní obvody měřičů frekvence (univerzální čítače) - dříve velmi rychlé paměti

12. Dělení logických členů podle technologie výroby – pokračování I2L (IIL) – injekční integrovaná logika (InjectionIntegratedLogic) - jako spínače používá bipolární tranzistory s vícenásobnými kolektory - malý příkon (ale tento roste s pracovní frekvencí) - napájecí napětí je kolem 1 V - úroveň logické jedna je cca 0,7 V - členy výrobně jednoduché – zabírají malou plochu (proto velká hustota integrace – LSI)

13. Řady TTL obvodů Teplotní řady - odlišují se počátečním dvojčíslím (54, 74, 84) xx nebo xxx je číselné označení druhu číslicového logického obvodu podle jeho funkce - např. 7400 = 4 x NAND – 2 vstupový mezi dvojčíslí 54, 74, 84 a xx, případně xxx se vkládají 1 až 3 znaky řady, značící rychlost a spotřebu (případně jiné vlastnosti) - např. 74ALS193 – ALS znamená zdokonalený, rychlý s nízkou spotřebou, 193 znamená obousměrný 4 bitový synchronní čítač s přednastavením

14. Řady TTL obvodů Řady podle rychlosti a spotřeby energie Poznámka: koncové 121 jako typ obvodu, je monostabilní klopný obvod

15. Typy výstupu TTL členů

16. Aktivní výstup TTL členu Obr. 1

17. Výstup TTL členu typu Otevřený kolektor (OK) Obr. 2

18. Výstup třístavového TTL členu Obr. 3

19. Řady CMOS obvodů Řady podle rychlosti a napájení

20. Řady CMOS obvodů Řady podle rychlosti a napájení – pokračování

21. 1. Kombinační logický člen je obvod, který: Kombinuje vstupy a výstupy Vytváří výstup (výstupy) na základě kombinace vstupů Vytváří výstup, který závisí také na výstupu v minulosti Kontrolní otázky 2. Třetí stav obvodu pro sběrnice se jmenuje: Stav vysoké impedance Logická nula Logická jedna 3. Důvodem, proč se technologie TTL nepoužívá pro realizaci pamětí o velké kapacitě je: Větší spotřeba elektrické energie Pouze střední šumová imunita Větší plocha paměťové buňky – na čip se jich tak vejde méně

22. 1. Kombinační logický člen je obvod, který: Kombinuje vstupy a výstupy Vytváří výstup (výstupy) na základě kombinace vstupů Vytváří výstup, který závisí také na výstupu v minulosti Kontrolní otázky – správné odpovědi červené 2. Třetí stav obvodu pro sběrnice se jmenuje: Stav vysoké impedance Logická nula Logická jedna 3. Důvodem, proč se technologie TTL nepoužívá pro realizaci pamětí o velké kapacitě je: Větší spotřeba elektrické energie Pouze střední šumová imunita Větší plocha paměťové buňky – na čip se jich tak vejde méně

23. Seznam obrázků: Obr. 1: vlastní, Aktivní výstup TTL členu Obr. 2: vlastní, Výstup TTL členu typu Otevřený kolektor (OK) Obr. 3: vlastní, Výstup třístavového TTL členu

24. Seznam použité literatury: [1] Matoušek, D.: Číslicová technika, BEN, Praha, 2001, ISBN 80-7232-206-0 [2] Blatný, J., Krištoufek, K., Pokorný, Z., Kolenička, J.: Číslicové počítače, SNTL, Praha, 1982 [3] Kesl, J.: Elektronika III – Číslicová technika, BEN, Praha, 2003, ISBN 80-7300-075-X

25. Děkuji za pozornost 