1 / 22

BENEMERITA UNIVERSIDAD AUTONOMA DE PUEBLA FACULTAD DE CIENCIAS DE LA ELECTRÓNICA

BENEMERITA UNIVERSIDAD AUTONOMA DE PUEBLA FACULTAD DE CIENCIAS DE LA ELECTRÓNICA. AREA DE SISTEMAS DIGITALES ORGANIZACION DE COMPUTADORAS SIMULADOR DLSIM (Digital Logic Simulator) SOFTWARE Abraham Eloy Cruz Machicado. OTOÑO 2006. MANUAL DLSIM (DOS).

posy
Download Presentation

BENEMERITA UNIVERSIDAD AUTONOMA DE PUEBLA FACULTAD DE CIENCIAS DE LA ELECTRÓNICA

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript


  1. BENEMERITA UNIVERSIDAD AUTONOMA DE PUEBLAFACULTAD DE CIENCIAS DE LA ELECTRÓNICA AREA DE SISTEMAS DIGITALES ORGANIZACION DE COMPUTADORAS SIMULADOR DLSIM (Digital Logic Simulator) SOFTWARE Abraham Eloy Cruz Machicado. OTOÑO 2006

  2. MANUAL DLSIM (DOS) • DL Sim es un simulador digital, utilizado internamente por el simulador OPAL con el cual se puede desarrollar sistemas digitales basados en dispositivos programables PLDs. • El simulador no cuenta con un editor própio • Es posible usar editores de tipo ASCII ej: • Notpad (editor de notas) • Edit (Dos) • Editor de turbo C o cualquier otro compilador • Etc.

  3. Simulador DLSIM (Digital Logic SIMulator). • Características. • Doce estados, manejador de eventos, análisis funcional y de tiempos . • Capacidad de 1,500 compuertas y 4,000 señales físicas. • Nivel de simulación digital de funcionamientos, compuertas y switches. • Soporta buses de tercer estado, PLDS y ROMS. • Construye macros, generando directamente archivos PAL JEDEC. • Detección automática de picos y oscilaciones. • Compatible con Orcad y SCHEMA programas de captura esquemáticos. • Puede tomar entrada directamente de una descripción de archivos de circuito ASCII. • Permite disparos (gated) prueba vectores. • Imprime en HP LASERJET o impresora de matriz de punto de EPSON. • Interactivo con apoyo de ratón, para pantallas de EGA / VGA o Hercules.

  4. Nuevos Caracteres Distintivos para versión 3 • Los tiempos de simulación se pueden extender hasta 1, 000,000 pasos. • Grabación transitoria: • Solamente salidas transitorias, crea una pequeña lista en un archivo de salida. • Permite tiempos de retardo separados de rise_delay y fall_delay. • Permite entradas para compuertas primarios lógicas de nivel esquemático utilizando. • Carga reporte para todas las salidas. • Ahora soporta listas de información (netlist) PROTEL, SUPERCAD, TANGO & PCAD.

  5. COMANDOS DEL SIMULADOR • Los comandos inician “con punto”. • .BELL Suena la campana cuando hay error. • .LIB Controla las librerías cuando son llamadas por el macro. • .ECHO Lista de red de trabajo (netlist). • .LIST Copia el netfile al archivo de salida. • .LOADING Contar la cantidad de entradas conectadas a cada salida. • .BUS Agrupamiento de señales para un desplegados numérico. • .ROM Construye una ROM de 256 x 32. • .PROBE EL conjunto de nodos, escalas, o los bus desplegados. • .TIME Tiempo máximo de simulación. • .INIT_HI Inicia todos los valores en alto (normalmente desconocidos). • .INIT_LO inicia todos los valores en bajo (normalmente desconocidos). • .SCALE Sitúa el valor de un paso de tiempo. • .END Fin del archivo del circuito. • $ Poner comentarios. • * Marca el inicio de un macro. • + Extiende la línea de comandos.

  6. Tiempo y escala • .TIME n0 n1 • n0 tiempo final de la simulación. Máximo 32767(pasos de simulación). • n1 Período de paso para la simulación. • .SCALE • n.nnn.E-nn • n.nnn [base] [(base = ps, ns, us, ms). • Valor de un paso de simulacion El número puede estar en formato exponencial o en decimal o con un argumento de opción base.. Ps, ns, us, ms. • [ps]=1e-12, [ns]=1e-9, [us]=1e-6 [ms]=1e-3. • Ej. • .scale 1.5e-6 • .scale 1.5 us

  7. .ECHO • Le dice al simulador que imprima la netlist lógica en la pantalla. • .LIST • Le dice al simulador que escriba la netlist lógica al archivo de salida. • La salida de estado del simulador va siempre a un archivo con el mismo nombre que el archivo de circuito con la extensión .LST.

  8. Componentes

  9. INSTRUCCIONES Para escribir compuertas en el simulador DLSIM, la instrucción general es: Por ejemplo para una compuerta AND la instrucción es la siguiente: Símbolo de la compuerta AND Si retraso = 0 es una compuerta ideal. Entonces: A AND 0 B C En este caso las compuertas pueden tener múltiples entradas (referirse a manual TTL).

  10. Elemento del simulador DLSIM • Los elementos que tiene el simulador son los siguientes: • DFF Flip-flop tipo D • TFF Flip-flop tipo T • JKFF Flip-flop tipo JK • MUX Multiplexor • DLATCH Latch transparente (candado) • ROM Memoria de solo lectura.

  11. Flip-Flop Ejemplo para el uso Flip-flop. El simulador solo admite una salida entonces amplia la estructura de las condiciones: Ejemplo para el uso Flip-flop Símbolo Flip-Flop tipo D. Instrucción para definirlo: QH DFF 0 QL CLK D

  12. MULTIPLEXOR • El multiplexor básico es un dispositivo dos a uno(dos entrada una salida) , pero la salidad tambien lleva su complemento, es decir tiene dos salidas SAL y NSAL y como todo los multiplexores una señal de selección. LA INSTRUCCIÓN ES LA SIGUIENTE: SAL MUX 0 NSAL SEL A B NSAL

  13. MEMORIA ROM (256*16) • El comando ROM en el simulador, permite hasta ocho entradas de dirección (256 LOCALIDADES), con hasta 16 señales de datos 0000-ffff (HEX). ROM [delay] /addr /data /contenido. Símbolo de la memoria ROM. La manera en que se define la memoria es: .ROM DELAY / a7 a6 a5 a4 a3 a2 a1 a0 / d15 d14 … d0 / 0000 0001 … FFFF Ejemplo de la ROM: (32*8) .ROM 1 /a4 a3 a2 a1 a0 /d7 d6 d5 d4 d3 d2 d1 d0 / + 00 01 02 03 04 05 06 07 08 09 0a 0b 0c 0d 0e 0f + 10 11 12 13 14 15 16 17 18 19 1ª 1b 1c 1d 1e 1f

  14. MEMORIA 32X8 A4-A0 D7-D0 .BUS • Permite agrupamiento de señales en un BUS común que puede ser probado como cualquier otra señal. Buses puede estar en formato HEX. El nombre del BUS no puede ser usada como una compuerta de salida o externa. Las señales están agrupadas el MSB primero hasta 16 máximo (FFFF). • .BUS Nombre_bus sig15 sig14… sig0 (16 señales max.). .BUS DIR_MEM A4 A3 A2 A1 A0 .BUS DAT_MEM D7 D6 D5 D4 D3 D2 D1 D0

  15. Simulacion de un circuito Encabezado $ El circuito puede generar carreras. .BELL $ Detectar errores. . LIB 7404.mac $ Se llama librería 7400.mac .SCALE 1ns $ período del reloj .TIME 100 $ pasos de simulacion DOS TIPOS: 1.- Tipo entrada INPUT (H,L) 2.- Tipo reloj CLK (reloj) Entradas Cuerpo del circuito Salidas $ la pantalla muestra las señales ent,t,sal,sal1 .PROBE ent T sal sal1

  16. Describir el circuito SN1 inv 3 Ent ; SN2 inv 0 Sal; Sal and 1 Ent SN1; Sall and 0 Ent SN2;

  17. SIMULACION DE UNA COMPUERTA AND El archivo de entrada se llama and.ckt y se genera en algun editor tipo ascii $SIMULACION DE UNA COMPUERTA AND .bell $detrecta errores .time 50; $ 50 pasos de simulacion. a input=llh; $ entrada tipo digital A b input=hlh; $ entrada tipo digital B f AND 0 a b; $ Instrucion and .probe a b f; $ genra salidas a monitor .end; $ termina circuito C:\dlview AND.LST Archivo de salida and.lst

  18. Macros. • Un macro es una: • Celda básica • Modulo funcional • Caja negra • Un modelo de cualquier circuito • Combinacional • Secuencial • Un chip que trae varios elementos interconectados. A D C B E

  19. La definición de macro El archivo es nombre.mac .MACRO 7400 delay p1 p2 p3 p4 p5 p6 p7 + p8 p9 p10 p11 p12 p13 p14 p3 NAND delay p1 p2 p6 NAND delay p4 p5 p8 NAND delay p10 p9 p11NAND delay p13 p12 .EOM Los macros no pueden ser anidados. El uso del macro: *U1 7400 3 in1 in2 out1 nc nc nc gnd nc nc nc nc nc nc vcc *U2 7400 3 in3 in4 out2;

  20. Ejemplo utilizando macros Se define como macro Se usa como compuertas Circuito a simular

  21. Descripción del circuito $ El circuito generar carreras. $ La idea es simular con diferentes tiempos de retardo por compuerta. $ENCABEZADO .BELL $ Quiero detectar errores. .SCALE 1ns $ periodo de simulacion .TIME 100 $ pasos de simulacion . LIB 7404.mac $ Se llama a la librería que se denomino 7400.mac $ 7400.mac se encuentra como un archivo en memoria secundaria. $ ENTRADAS Ent clk 0 LLH t clk 0 LLHHHHH $FUNCION Sal rand 1 Ent SN1 $funcion nand Sall rand 0 Ent SN2 $funcion nand *U1 7404 Ent SN1 Sal SN2 $ Utilizamos un macro. $SALIDAS .PROBE ent T sal sall $ muestra en pantalla señales .END $ Fin del ciruito

  22. “Las cosas complicadas se hacen de manera simple” aecruzma@hotmail.com aecruz@ece.buap.mx

More Related