1 / 141

TEMA 3. LÓGICA COMBINACIONAL

TEMA 3. LÓGICA COMBINACIONAL. circuitos vlsi. Dr. José Fco. López Desp. 307, Pab. A lopez@iuma.ulpgc.es. Índice. Introducción. Revisión de los transistores MOS. El inversor CMOS: comportamiento estático Curva de transferencia de tensión Umbral de conmutación Márgenes de ruido.

sawyer
Download Presentation

TEMA 3. LÓGICA COMBINACIONAL

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. TEMA 3. LÓGICA COMBINACIONAL circuitos vlsi Dr. José Fco. López Desp. 307, Pab. A lopez@iuma.ulpgc.es

  2. Índice Introducción Revisión de los transistores MOS • El inversor CMOS: comportamiento estático • Curva de transferencia de tensión • Umbral de conmutación • Márgenes de ruido • Características dinámicas del inversor CMOS • Retardo de propagación: análisis de primer orden • Retardo de propagación desde una perspectiva de diseño • Consumo de potencia • Otras puertas combinacionales • Puertas NOR • Puertas NAND • Puertas XNOR

  3. Índice Introducción Revisión de los transistores MOS • El inversor CMOS: comportamiento estático • Curva de transferencia de tensión • Umbral de conmutación • Márgenes de ruido • Características dinámicas del inversor CMOS • Retardo de propagación: análisis de primer orden • Retardo de propagación desde una perspectiva de diseño • Consumo de potencia Otras puertas combinacionales • Lógica relativa • Lógica pseudo-nMOS • Lógica DCVSL

  4. Índice • Lógica de transistor de paso • Transistor de paso diferencial • Puertas de transmisión • Diseño CMOS dinámico • Lógica dominó • CMOS np Conclusiones

  5. Introducción In Out In Out Circuito Lógico Combinacional Circuito Lógico Combinacional Estado Circuitos secuenciales Circuitos combinacionales

  6. Introducción El inversor es el núcleo de todos los diseños digitales. Comprendiendo su operación y propiedades, se simplifica el diseño de estructuras mucho más complejas, como puertas lógicas, sumadores, multiplicadores… El análisis de los inversores puede ampliarse para explicar el comportamiento de puertas más complejas (NAND, NOR, XOR…) Nos vamos a centrar en una única implementación de puerta inversora: el inversor CMOS estático

  7. Introducción Pull-up: Hacer esta conexión cuando queramos F(A1…An)=1 Pull-down: Hacer esta conexión cuando queramos F(A1…An)=0

  8. Vgs < Vt Vds < Vdsat = Vgs-Vt Vds > Vdsat = Vgs-Vt Revisión de los transistores MOS • Los modos de operación dependen de los valores • de las tensiones: • Vgs=Vg-Vs • Vgd=Vg-Vd • Vds=Vd-Vs=Vgs-Vgd • En un transistor existen tres modos de operación: • Corte • Lineal • Saturación

  9. Revisión de los transistores MOS (buen aislante, ox=3.9o) Substrato tipo p

  10. Revisión de los transistores MOS EJEMPLO

  11. Revisión de los transistores MOS Tecnología de 0,6m.

  12. Vds -1.5 -1.2 -0.9 -0.6 -0.3 0 Vgs=-0,6 0 -50 Vgs=-0,9 -100 Ids(A) Vgs=-1,2 -150 Vgs=-1,5 -200 Revisión de los transistores MOS Para un pMOS, todas las tensiones y corrientes son invertidas con respecto al nMOS. Los transistores pMOS dan menos corriente que los nMOS, por eso deben ser más grandes (mayor W) para producir la misma corriente El cociente entre las movilidades (n/ p) está entre 2-3

  13. Pull-up: Hacer esta conexión cuando Vin está cerca de 0 de forma que Vout=Vdd Pull-up: Hacer esta conexión cuando Vin está cerca de Vdd de forma que Vout=0 El inversor CMOS: comportamiento estático “0” cuando Vin esté cerca de 0 “1” cuando Vin esté cerca de Vdd • Tiempos de propagación rápidos • Baja disipación de potencia • Layout compacto • Inmunidad al ruido

  14. El inversor CMOS: comportamiento estático

  15. V DD V V in out C L El inversor CMOS: comportamiento estático • Muy bajo consumo de potencia • VOL=0V, VOH=Vdd • VTC muy abrupta • Tensión umbral ajustable con las dimensiones

  16. TpLHRpCL TpHLRnCL El inversor CMOS: comportamiento estático V V DD DD R p “1” “0” V out V out C L C L R n V 0 V V = = in DD in

  17. Resistencia equivalente (W/L=1) de un nMOS y pMOS en 0.25 µm El inversor CMOS: comportamiento estático Para dispositivos de iguales dimensiones, el pMOS tiene una resistencia unas 3 veces mayor que el nMOS

  18. Curva de transferencia de tensión Vds -1.5 -1.2 -0.9 -0.6 -0.3 0 Vgs=-0,6 0 -50 Vgs=-0,9 -100 Ids(A) Vgs=-1,2 -150 Vgs=-1,5 -200 El inversor CMOS: comportamiento estático Vamos a dibujar la característica de transferencia de un inversor es decir, Vout= f(Vin) Para ello, hacemos que el pMOS sea más grande que el nMOS para que de esta forma pasen por ambos la misma corriente

  19. Curva de transferencia de tensión El inversor CMOS El inversor CMOS: comportamiento estático

  20. Curva de transferencia de tensión El inversor CMOS: comportamiento estático La naturaleza y la forma de la característica de transferencia de tensión de un inversor puede deducirse gráficamente superponiendo las características de corriente de los dispositivos nMOS y pMOS. Dicha construcción gráfica se denomina “diagrama de línea de carga” Su construcción requiere transformar las curvas I-V de los dispositivos nMOS y pMOS a un mismo conjunto de coordenadas.

  21. Curva de transferencia de tensión V DD V V in out C L El inversor CMOS: comportamiento estático IDSp=-IDSn VGSn=Vin VGSp=Vin-VDD VDSn=Vout VDSp=Vout-VDD Vin=Vdd+VGSp IDn=-IDp Vout=Vdd+VDSp

  22. Curva de transferencia de tensión V DD V V in out I Dp C L V DSp V =-1 GSp V =-2.5 GSp El inversor CMOS: comportamiento estático IDSp=-IDSn VGSn=Vin VGSp=Vin-VDD VDSn=Vout VDSp=Vout-VDD Vin=Vdd+VGSp IDn=-IDp Vout=Vdd+VDSp

  23. Curva de transferencia de tensión V DD V V in out I Dp C L V DSp V =-1 GSp V =-2.5 GSp El inversor CMOS: comportamiento estático IDSp=-IDSn VGSn=Vin VGSp=Vin-VDD VDSn=Vout VDSp=Vout-VDD Vin=Vdd+VGSp IDn=-IDp Vout=Vdd+VDSp

  24. Curva de transferencia de tensión V DD V V in out I Dn V =0 in C L V =1.5 in V DSp El inversor CMOS: comportamiento estático IDSp=-IDSn VGSn=Vin VGSp=Vin-VDD VDSn=Vout VDSp=Vout-VDD Vin=Vdd+VGSp IDn=-IDp Vout=Vdd+VDSp

  25. Curva de transferencia de tensión V DD V V in out I Dn V =0 in C L V =1.5 in V DSp El inversor CMOS: comportamiento estático IDSp=-IDSn VGSn=Vin VGSp=Vin-VDD VDSn=Vout VDSp=Vout-VDD Vin=Vdd+VGSp IDn=-IDp Vout=Vdd+VDSp

  26. Curva de transferencia de tensión V DD V V in out I Dn V =0 in C L V =1.5 in V out El inversor CMOS: comportamiento estático IDSp=-IDSn VGSn=Vin VGSp=Vin-VDD VDSn=Vout VDSp=Vout-VDD Vin=Vdd+VGSp IDn=-IDp Vout=Vdd+VDSp

  27. Curva de transferencia de tensión I Dn = 0 V = 2.5 V in in PMOS = 0.5 = 2 NMOS V V in in = 1 = 1.5 V V in in = 1.5 V = 1 V in in = 1.5 V = 1 V in in = 2 V = 0.5 V in in = 2.5 V = 0 V in in V out El inversor CMOS: comportamiento estático

  28. Curva de transferencia de tensión El inversor CMOS: comportamiento estático nMOS corte pMOS lineal nMOS saturación pMOS lineal nMOS lineal pMOS saturación nMOS lineal pMOS corte

  29. Curva de transferencia de tensión V DD R p V out C L El inversor CMOS: comportamiento estático nMOS corte pMOS lineal nMOS saturación pMOS lineal nMOS saturación pMOS saturación nMOS lineal pMOS saturación nMOS lineal pMOS corte

  30. Curva de transferencia de tensión V DD V out C L R n El inversor CMOS: comportamiento estático nMOS corte pMOS lineal nMOS saturación pMOS lineal nMOS saturación pMOS saturación nMOS lineal pMOS saturación nMOS lineal pMOS corte

  31. Curva de transferencia de tensión El inversor CMOS: comportamiento estático

  32. Curva de transferencia de tensión El inversor CMOS: comportamiento estático Electrónica digital

  33. Curva de transferencia de tensión El inversor CMOS: comportamiento estático Electrónica analógica

  34. Umbral de conmutación VM=umbral de conmutación El inversor CMOS: comportamiento estático nMOS corte pMOS lineal nMOS saturación pMOS lineal nMOS saturación pMOS saturación nMOS lineal pMOS saturación nMOS lineal pMOS corte

  35. Umbral de conmutación VM=umbral de conmutación El inversor CMOS: comportamiento estático VM=VDD/2 si IDP=IDN nMOS corte pMOS lineal • Márgenes de ruido similares • Características simétricas • Relación de aspecto aprox. 3 nMOS saturación pMOS lineal nMOS saturación pMOS saturación nMOS lineal pMOS saturación nMOS lineal pMOS corte

  36. Umbral de conmutación El inversor CMOS: comportamiento estático

  37. Margen de ruido Característica de salida Característica de entrada Rango lógico alto VOH Rango lógico alto VIH Región Intermedia Región Intermedia VIL Rango lógico bajo VOL Rango lógico bajo El inversor CMOS: comportamiento estático VDD GND

  38. Margen de ruido El inversor CMOS: comportamiento estático Característica de salida Característica de entrada VDD Rango lógico alto VOH Rango lógico alto NMH VIH Región Intermedia Región Intermedia VIL NML Rango lógico bajo VOL Rango lógico bajo GND

  39. Margen de ruido El inversor CMOS: comportamiento estático Ejemplo: un margen de ruido de 0.4V es bueno en un proceso con una fuente de alimentación de 1.8V, pero malo si ésta es de 5V.

  40. policilicio Fuente Drenador W x x + + n n d d L d Características dinámicas del inversor CMOS Como vimos anteriormente, el retardo de propagación del inversor CMOS está determinado por el tiempo necesario para cargar y descargar el condensador de carga CL a través de los transistores PMOS y CMOS respectivamente Resulta crucial hacer que CL sea lo más pequeño posible para implementar circuitos CMOS de alta velocidad. SiO2 t ox + + n n L

  41. Características dinámicas del inversor CMOS Vamos a suponer que todas las capacidades existentes están agregadas en un único condensador CL conectado entre Vout y GND

  42. Características dinámicas del inversor CMOS Vamos a suponer que todas las capacidades existentes están agregadas en un único condensador CL conectado entre Vout y GND Capacitancia puerta-drenador, Cgd12

  43. Características dinámicas del inversor CMOS Vamos a suponer que todas las capacidades existentes están agregadas en un único condensador CL conectado entre Vout y GND Capacitancias de difusión, Cdb1, Cdb2

  44. Características dinámicas del inversor CMOS Vamos a suponer que todas las capacidades existentes están agregadas en un único condensador CL conectado entre Vout y GND Capacitancias de las pistas, Cw

  45. Características dinámicas del inversor CMOS Vamos a suponer que todas las capacidades existentes están agregadas en un único condensador CL conectado entre Vout y GND Capacitancias de puerta de fan-out, Cg3 y Cg4

  46. V DD PMOS Metal1 Polysilicon NMOS Características dinámicas del inversor CMOS 1.2 m m =2l Out In GND

  47. Características dinámicas del inversor CMOS

  48. Retardo de propagación: análisis de primer orden ¿Cómo hacer para que los retardos de propagación de subida y bajada sean similares? Características dinámicas del inversor CMOS Tp=f(Req, CL) TpHL=Ln(2)ReqnCL=0.69ReqnCL TpLH=Ln(2)ReqpCL=0.69ReqpCL Tp=(tpHL+tpLH)/2= 0.69CL(Reqn+Reqp)/2

  49. Retardo de propagación: análisis de primer orden Resistencia equivalente (W/L=1) de un nMOS y pMOS en 0.25 µm Características dinámicas del inversor CMOS TpHL=Ln(2)ReqnCL=0.69ReqnCL TpLH=Ln(2)ReqpCL=0.69ReqpCL

  50. Retardo de propagación: análisis de primer orden Características dinámicas del inversor CMOS Normalmente se elige una tensión de alimentación lo suficientemente alta como para que VDD>>Vtn+VDSATn/2. En estas condiciones:

More Related